发明名称 | 熔丝刷新电路 | ||
摘要 | 本发明涉及一种半导体存储装置的熔丝刷新电路,其中在电压源接通后由置位电路在至少一个刷新周期内对熔丝锁存电路(17、19、50、56)进行置位。在熔丝锁存电路(17、19、50、56)的刷新周期内,脉冲(CLRNX、SETPX、SETPSP)对熔丝锁存电路进行控制,从而对熔丝锁存电路的状况进行评估并且仅对错误置位的熔丝锁存电路重新进行正确置位。 | ||
申请公布号 | CN1111867C | 申请公布日期 | 2003.06.18 |
申请号 | CN97118677.4 | 申请日期 | 1997.08.01 |
申请人 | 西门子公司 | 发明人 | R·布雷德;D·萨维纳克;N·沃思 |
分类号 | G11C29/00;G11C11/401 | 主分类号 | G11C29/00 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 萧掬昌;叶恺东 |
主权项 | 1、半导体存储装置的熔丝刷新电路,其中在电压源接通后由置位电路(图1)在至少一个刷新周期内对熔丝锁存电路进行置位,其特征在于:在熔丝锁存电路(17、19、50、56)的刷新周期内置位电路(图1)用脉冲(CLRNX、SETPX、SETPSP)对熔丝锁存电路(17、19、50、56)进行控制,从而对熔丝锁存电路(17、19、50、56)的置位状况进行评估并且仅对错误置位的熔丝锁存电路重新正确置位,所述熔丝锁存电路(17、19、50、56)具有三个串联的MOS晶体管(17、19、56)和一个反相器(50),其中第一MOS晶体管(17)具有第一种导通类型,第二和第三MOS晶体管(19、56)具有与第一种反向的第二种导通类型,反相器(50)的输入端与第一和第二MOS晶体管的连接点连接,其输出端与第一及第二MOS晶体管的栅极连接,第三MOS晶体管(56)的与第二MOS晶体管(19)相背端接在基准电位,尤其是地上,并且用脉冲(CLRNX、SETPX、SETPSP)中的第一个(SETPSP)控制第三MOS晶体管(56)的栅极。 | ||
地址 | 联邦德国慕尼黑 |