发明名称 | 介质分隔式半导体器件 | ||
摘要 | 将第一和第二P<SUP>-</SUP>型半导体衬底通过在其间夹上一绝缘膜胶合起来,构成SOI衬底。在P型SOI层中两衬底的表面形成沟道分隔区,供选择各元件用,从而通过用氧化膜埋设沟道将元件形成区封闭起来。在此由介电区分隔的元件形成区中形成具有P<SUP>+</SUP>型漏极扩散层和P<SUP>-</SUP>型漏极扩散层的MOS晶体管。向由沟道分隔区所封闭的元件形成区外的P<SUP>+</SUP>扩散层连接的电极和漏极扩散层上加同样的电位。这样做的结果是,无需在SOI衬底背面形成电极就可以避免耐压变差。 | ||
申请公布号 | CN1110858C | 申请公布日期 | 2003.06.04 |
申请号 | CN98122333.8 | 申请日期 | 1998.11.12 |
申请人 | 恩益禧电子股份有限公司 | 发明人 | 小林研也 |
分类号 | H01L27/12;H01L21/76 | 主分类号 | H01L27/12 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 傅康;陈景峻 |
主权项 | 1.一种介质分隔式半导体器件,其特征在于,它包括:一个SOI衬底,衬底的正面和反面彼此绝缘,由一埋设的绝缘膜分隔开;和在所述SOI衬底表面上集成的多个元件,彼此由介电区(13)分隔开,所述元件包括:第一导电类型扩散层(11),由所述介电区(13)分隔着;第二导电类型扩散层(10),更细薄地在所述第一导电类型扩散层的表面形成;一个电极(22),设在与所述第一导电类型扩散层(11)相邻横跨所述介电区的区域(14);和偏压施加装置,用以往所述第二导电类型扩散层的结加反向偏压,并往所述电极(22)加与所述第二导电类型扩散层(10)相同的电位。 | ||
地址 | 日本神奈川县川崎市 |