双MONOS单元制造方法及数组结构

摘要

本发明提供一种制造方法及其数组机构，用于一高密度双MONOS内存组件整合一双MONOS内存单元数组及CMONS逻辑组件电路，本发明包含有两个制造方法：i)同时定义内存闸极及逻辑闸极，因此改进制程整合设计，更为容易且更为可靠的制造。ii)位线跨越字闸极及控制闸极，本发明着重降低寄生片电阻，能够高速进行，同时维持低制造成本，此MONOS单元储存内存于两氮化物内存单元组件中，系在一选取闸极两侧壁的两共享控制闸极下，本发明可应用于一个具有一平信道的组件及/或可应用于一个具有一步骤信道的组件。本发明系揭露两实施例。

主权项

1.一种整合制造一双MONOS内存单元数组及一CMONS逻辑组件电路的方法，其包括有；提供一基板，其具有一内存区及一逻辑区；同时在该逻辑区出义出一逻辑闸极、及在该内存区定义出一内存闸极，其中亦形成一逻辑内存边界结构，其中该逻辑闸极包括有一闸极氧化层于一第一传导层下，且其中该内存闸极及该逻辑内存边界结构包括有一闸极氧化层于一第一传导层下，该第一传导层于一盖氮化层下；形成一氧化物-氮化物-氧化物(ONO)覆盖于该基板、该逻辑闸极、该内存闸极及该逻辑内存边界结构上；均匀地沉积一多晶硅层覆盖于该ONO层上；回蚀该多晶硅层，以留下多晶硅间隙壁于该逻辑闸极、该内存闸极及该逻辑内存边界结构的侧壁上，其中该多晶硅间隙壁在该内存区中形成控制闸极；形成源极/汲极区于该逻辑区中，其使用该逻辑闸极及该多晶硅间隙壁为一离子植入罩幕；之后，移除在逻辑区中的该多晶硅间隙壁；形成源极/汲极区于该内存区中，其使用该控制闸极为一离子植入罩幕；自行对准硅化在该逻辑区中的该控制闸极及该源极/汲极区；及沉积一氧化层覆盖于该自行对准硅化闸极及源极/汲极区上，以完成整合制造该双MONOS内存单元数组及该CMONS逻辑组件电路。