| 主权项 |
1.一种积体电路之制造方法,其步骤为:准备电路基板(1);在电路基板(1)中设定第一个金属区域(10a)和第二个金属区域(10b),此二个区域由第一种金属组成;在第一个金属区域(10a)和第二个金属区域(10b)上设定中间层(15);通过一蚀刻过程来去除第一个金属区域(10a)上的中间层(15),同时在第一个金属区域(10a)的上方形成氧化膜(100);以及第一个金属区域(10a)上面的氧化膜(100)至少一部分被转换,以便藉由氧化膜(100)而由第一种金属产生导电的化合物,这个化合物形成一种至所产生的结构的表面上的第一个金属区域(10a)之连接;其特征为:利用一种气体借助于一CVD过程来进行转换,此种气体至少具有第一金属和卤素。2.如申请专利范围第1项之方法,其中,中间层(15)须被结构化,使其形成一种至所产生的结构的表面上的第二个金属区域(10b)之连接。3.如申请专利范围第1或2项之方法,其中,第一种金属为钨且气体含有WF6。4.如申请专利范围第1或2项之方法,其中,在所产生的结构上沈积一层绝缘层(25),其中设定第一个接触区(11a)以用于接触第一个金属区域(10a)且设定第二个接触区(11b)以用于接触第二个金属区域(10b)上的中间层(15)。5.如申请专利范围第1或2项之方法,其中,中间层(15)的材料为SiN/WSix。6.如申请专利范围第4项之方法,其中,中间层(15)的材料为SiN/WSix。图式简单说明:第1图a-e为矽-技术积体电路的制作方法的各种不同步骤的图解,其是本发明之实施形式。第2图为第1图e中的区域100′之放大图。第3图a-d为矽-技术积体电路习知的制造方法的各种不同步骤的图解。 |
