具有较高密度及改良可制造性之高容量记忆体模组

摘要

本发明提供一种双面板记忆体模组具有改良记忆体装置密度及改良可制造性，且具有选择性汇流排终端直接附着在记忆体模组上以使用在高速，阻抗控制记忆体汇流排上。本发明亦允许记忆体卡之双面板上使用相同之记忆体装置，以取代知技术中双面板之记忆体卡需要具有镜射 I／O连接之知记忆体装置。该记忆体模组可以将已封装或未封装之记忆体晶片直接放在使用具价格-效益比之印刷电路板线宽及间隔之一般印刷电路板上形成，以维持良好之信号品质。使用具有终端模组直接附着之记忆体模组可以改良信号之品质甚至因此可以增加系统之效能。如此之设计亦可以减少汇流排外部连接之需求，因此允许连接容量之增加以增加模组上记忆体容量之定址空间。

主权项

1.一种高频记忆体模组,其包括:a)一基板,具有一前面板,一背面板,及至少一边缘;b)复数个电气接点沿着该基板之至少一边缘排列,以适当连接至一外接记忆体滙流排;c)复数个电气连接装置有效地连接至该等电气接点,以形成该外接记忆体滙流排之延伸;以及d)复数个记忆体装置黏着在该基板之该前面板及该后面板之至少一面板上,该等记忆体装置具有高频电气特性及可选择性地被连接至该外接记忆体滙流排;藉由该等电气连接装置中之至少一个以补偿该等记忆体装置中之至少一个之高频电气特性。2.如申请专利范围第1项所述之高频记忆体模组,其中该外接记忆体滙流排包括一预先决定之特征阻抗。3.如申请专利范围第1项所述之高频记忆体模组,其中该外接记忆体滙流排包括一插槽以适当的接收该等电气接点。4.如申请专利范围第3项所述之高频记忆体模组,其中该插槽包括复数个弹性接点以适当的夹住该等电气接点,藉以固定该插槽中之该基板且在该外接记忆体滙流排及该等电气接点间建立一电气连接。5.如申请专利范围第1项所述之高频记忆体模组,其中该等电气连接装置中之至少一个是一回旋以补偿该等记忆体装置中之至少一个之高频电气特性。6.如申请专利范围第5项所述之高频记忆体模组,其中该回旋包括下列群组中之至少一个:回旋、来回摺叠之形态。7.如申请专利范围第1项所述之高频记忆体模组,其中该等记忆体装置具有完全相同形态之复数个电气接点以连接至该基板之该前面板及该背面板。8.如申请专利范围第2项所述之高频记忆体模组,更包括复数个滙流排终端装置排列在该基板上且有效地连接至该外接记忆体滙流排之延伸。9.如申请专利范围第8项所述之高频记忆体模组,其中该等滙流排终端装置表示一阻抗实质匹配至该外接记忆体滙流排之该特征阻抗。10.如申请专利范围第8项所述之高频记忆体模组,其中该等排终端装置包括下列群组中之电子零件:电阻器、电容器及电感器排列在该基板上且电气连接至该外接记忆体滙流排之延伸之分别的线。11.如申请专利范围第10项所述之高频记忆体模组,其中该等电阻器包括分散式电阻器。12.如申请专利范围第10项所述之高频记忆体模组,其中该等电阻器包括一排阻。13.如申请专利范围第10项所述之高频记忆体模组,其中该等电阻器包括一固态电阻性装置。14.一种高频记忆体模组,其包括:a)一基板,具有一前面板,一背面板,及至少一边缘;b)复数个电气接点沿着该基板之至少一边缘排列,以适当连接至一外接资料滙流排;c)复数个电气连接装置有效地连接至该等电气接点,以形成该外接资料滙流排之延伸;以及d)复数个装置黏着在该基板之该前面板及该后面板之至少一面板上,该等装置具有高频电气特性且可选择性地被连接至该外接资料滙流排之延伸;藉由该等电气连接装置中之至少一个以补偿该等装置中之至少一个之高频电气特性。15.如申请专利范围第14项所述之高频记忆体模组,其中该外接资料滙流排包括一预先决定之特征阻抗。16.如申请专利范围第14项所述之高频记忆体模组,其中该外接资料滙流排包括一插槽以适当的接收该等电气接点。17.如申请专利范围第16项所述之高频记忆体模组,其中该插槽包括复数个弹性接点以适当的夹住该等电气接点,藉以固定该插槽中之该基板且在该外接资料滙流排及该等电气接点间建立一电气连接。18.如申请专利范围第14项所述之高频记忆体模组,其中该等电气连接装置中之至少一个是一回旋以补偿该等装置中之至少一个之高频电气特性。19.如申请专利范围第18项所述之高频记忆体模组,其中该回旋包括下列群组中之至少一个:回旋、来回摺叠之形态。20.如申请专利范围第14项所述之高频记忆体模组,其中该等装置具有完全相同形态之复数个电气接点以连接至该基板之该前面板及该背面板。21.如申请专利范围第15项所述之高频记忆体模组,更包括复数个滙流排终端装置排列在该基板上且有效地连接至该外接资料滙流排之延伸。22.如申请专利范围第21项所述之高频记忆体模组,其中该等滙流排终端装置表示一阻抗实质匹配至该外接资料滙流排之该特征阻抗。23.如申请专利范围第21项所述之高频记忆体模组,其中该等排终端装置包括下列群组中之电子零件:电阻器、电容器及电感器排列在该基板上且电气连接至该外接资料滙流排之延伸之分别的线。24.如申请专利范围第23项所述之高频记忆体模组,其中该等电阻器包括分散式电阻器。25.如申请专利范围第23项所述之高频记忆体模组,其中该等电阻器包括一排阻。26.如申请专利范围第23项所述之高频记忆体模组,其中该等电阻器包括一固态电阻性装置。图式简单说明:图1是一习知技艺中在主机板具有滙流排终端之多卡记忆体排列之示意图。图2a是图1习知技艺中之记忆体卡之前视图。图2b是图2a习知技艺中之记忆体卡之顶视图。图2c是图2a习知技艺中之记忆体卡之侧视图。图3是本发明一较佳实施例之多卡记忆体排列,其中在最后一个记忆体模组具有滙流排终端之示意图。图4a是图3所示本发明一较佳实施例之记忆体卡之前视图。图4b是图4a中本发明一较佳实施例之记忆体卡之顶视图。图4c是图4a中本发明一较佳实施例之记忆体卡之侧视图。图5显示一具有高速记忆体卡之简易电气模型。图6显示一在双面板上皆具有记忆体装置之记忆体卡结合新颖的技术以改良整体信号整体性之印刷电路板路径断面图。图7a显示如图3所示本发明一较佳实施例之具有自我终端之记忆体卡之前视图。图7b显示如图7a所示本发明一较佳实施例之具有自我终端之记忆体卡之顶视图。图7c显示如图7a所示本发明一较佳实施例之具有自我终端之记忆体卡之侧视图。