| 主权项 |
1.一种缓冲器之配置方法,系用以将复数个缓冲器配置于一晶片上,而该晶片系具有一讯号来源端以及X个输出焊垫,其中,X为正整数,该方法包括:a.于每两个该输出焊垫之中间处附近配置一第N层缓冲器,并使每个该输出焊垫与所对应之该第N层缓冲器电性连接;b.于每两个该第N层缓冲器之中间处附近配置一第N+1层缓冲器,并使每个该第N层缓冲器与所对应之该第N+1层缓冲器电性连接,且判断上述之第N+1层缓冲器的个数是否为1,若是,则结束该方法,若否,则进入步骤c;以及c.将N値加1,并重复该步骤b。2.如申请专利范围第1项所述之配置方法,其中,X値为2的正整数次方。3.如申请专利范围第1项所述之配置方法,其中,该第N层缓冲器与该第N+1层缓冲器系位于同一条直线上。4.一种缓冲器之配置方法,系用以将复数个缓冲器配置于一晶片上,而该晶片系具有一讯号来源端,以及X个输出焊垫,其中,X为正整数,该方法包括:a.配置Y个虚拟负载(dummy load),并将每个输出焊垫及每个虚拟负载各作为一节点;b.在每两个该节点之中间处附近,配置一第N层缓冲器,并使每个该节点与所对应之该第N层缓冲器电性连接;c.于每两个该第N层缓冲器之中心处附近配置一第N+1层缓冲器,并使每个该第N层缓冲器与所对应之该第N+1层缓冲器电性连接,且判断上述之第N+1层缓冲器的个数是否为1,若是,则结束该方法,若否,则进入步骤d;以及d.将N値加1,并重复该步骤c。5.如申请专利范围第4项所述之配置方法,其中,X与Y之和系为2的正整数次方。6.如申请专利范围第4项所述之配置方法,其中,该第N层缓冲器与该第N+1层缓冲器系位于同一条直线上。7.一种晶片,包括:2M个输出焊垫,M为正整数;复数个缓冲器,包括一第i层缓冲器,i=1-M,i为正整数,每两个该输出焊垫之中间处附近系配置有一个该第1层缓冲器,每个该输出焊垫系与所对应之该第1层缓冲器电性连接,每两个该第j-1层缓冲器之中间处附近系配置有一个该第j层缓冲器,每个该第j-1层缓冲器系与所对应之该第j层缓冲器电性连接,其中,1<j<M+1,j为正整数;以及一讯号来源端,用以输出一讯号,该讯号系经由该些缓冲器传送至该2M个输出焊垫。8.如申请专利范围第7项所述之晶片,其中,各个该输出焊垫系经由一走线与所对应之该第1层缓冲器电性连接。9.如申请专利范围第7项所述之晶片,其中,各个该第j-1层缓冲器系经由一走线与所对应之该第j层缓冲器电性连接。10.如申请专利范围第7项所述之晶片,其中,该些缓冲器系位于同一条直线上。11.一种晶片,包括:X个输出焊垫与Y个虚拟负载(dummy load),每个输出焊垫及每个虚拟负载系各作为一节点,其中,X与Y之和等于2M,M为正整数;复数个缓冲器,包括一第i层缓冲器,i=1-M,i为正整数,每两个该节点之中间处附近系配置有一个该第1层缓冲器,每个该节点系与所对应之该第1层缓冲器电性连接,每两个该第j-1层缓冲器之中间处附近系配置有一个该第j层缓冲器,每个该第j-1层缓冲器系与所对应之该第j层缓冲器电性连接,其中,1<j<M+1,j为正整数;以及一讯号来源端,用以输出一讯号,该讯号系经由该些缓冲器传送至该X个输出焊垫。12.如申请专利范围第11项所述之晶片,其中,各个该输出焊垫系经由一走线与所对应之该第1层缓冲器电性连接。13.如申请专利范围第11项所述之晶片,其中,各个该第j-1层缓冲器系经由一走线与所对应之该第j层缓冲器电性连接。14.如申请专利范围第11项所述之晶片,其中,该些缓冲器系位于同一条直线上。图式简单说明:第1图绘示一使用电子设计自动化工具所合成之电路布局之示意图。第2A至第2C图绘示依照本发明之一缓冲器配置流程之示意图。第3图绘示依照本发明一较佳实施例之缓冲器之配置方法的流程图。第4图绘示当输出焊垫之个数不为2之正整数次方时之本发明之缓冲器之配置方法的流程图。第5图绘示乃执行第4图之流程后,所得到之晶片之示意图。 |
