一种降低SiC介电常数的沉积工艺

摘要

本发明属于半导体集成电路制造工艺技术领域，具体涉及一种有效降低SiC介电常数的淀积工艺。随着器件尺寸愈来愈小，互连RC延迟对器件开启速度影响愈来愈大。目前人们用Cu和低介电材料来减少RC互连延迟。在Cu工艺中人们大多采用SiC充当刻蚀停止层/硬掩膜层。但Cu工艺使用的SiC要求其介电常数应尽可能低。本发明用3MS和He气体沉积SiC，紧接着用He等离子体处理SiC膜，然后在炉子中完成退火。本淀积工艺可使其介电常数接近于4，从而降低了SiC的介电常数。本发明工艺简单，容易操作，稳定性好，很适用于大生产线。

主权项

1、一种降低SiC介电常数的淀积工艺，其特征在于将要淀积的SiC硅片用3MS和He气体淀积SiC；紧接着在同一腔室用He等离子体处理SiC膜，然后在炉子中完成退火。