METHOD AND SYSTEM FOR VERIFYING MODULES DESTINED FOR GENERATING CIRCUITS,申请号EP20010955519-传众专利搜索

发明名称	METHOD AND SYSTEM FOR VERIFYING MODULES DESTINED FOR GENERATING CIRCUITS
摘要
申请公布号	EP1301875(A2)	申请公布日期	2003.04.16
申请号	EP20010955519	申请日期	2001.07.17
申请人	TELECOM ITALIA LAB S.P.A.	发明人	BOLLANO, GIANMARIO;ETTORRE, DONATO;TUROLLA, MAURA;VALENTINI, MARCELLO
分类号	G06F17/50;(IPC1-7):G06F17/50	主分类号	G06F17/50
代理机构		代理人
主权项
地址