| 发明名称 | 具有电流增益的单一多晶硅DRAM存储单元及其制造方法 | ||
| 摘要 | 一种具有电流增益的单一多晶硅DRAM存储单元，其结构包括：一个深的n阱，其位于硅基底中，一个p阱，其位于深的n阱中，一个栅极结构，覆盖并跨越深n阱及p阱，此栅极结构包括一层薄的栅极氧化层和一层导电层，以及一个n<SUP>+</SUP>区域，其位于p阱中并与栅极结构的侧边相接，p阱的电位可设定为以-V<SUB>cc</SUB>/2代表0，V<SUB>cc</SUB>/2代表1，寄生在p阱中n通道MOS的启始电压，会施加一个0分别以V<SUB>cc</SUB>/2和-V<SUB>cc</SUB>/2代表1和0的p阱电位所调整。 | ||
| 申请公布号 | CN1106041C | 申请公布日期 | 2003.04.16 |
| 申请号 | CN98122620.5 | 申请日期 | 1998.11.23 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 季明华 |
| 分类号 | H01L21/8242;H01L27/108 | 主分类号 | H01L21/8242 |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波 |
| 主权项 | 1.一种制造单一多晶硅DRAM存储单元的方法，其特征在于，包括下列步骤：在一硅基底中形成一个深的n阱；在该深的n阱中形成一个p阱；形成一个栅极结构，覆盖并跨越该深的n阱与该p阱，其中，该栅极结构是由一薄的栅极氧化层与一导电层堆叠而成；紧邻该p阱与该栅极结构形成一个n+区域；形成一具有导电性的位线，其连接该n+区域；形成一具有导电性的字线，其连接该栅极结构；将一具有导电性的归零p+接面连接至该p阱，该具有导电性的归零p+ 接面通过一晶体管开关与该p阱构成连接。 | ||
| 地址 | 台湾省新竹科学工业园区 | ||