动态随机存取记忆体模组插槽之存取控制模式之调配系统

摘要

本发明系为一种动态随机存取记忆体模组插槽之存取控制模式之调配系统，本系统包含了一个基本输入输出系统(BIOS)、一个整合型晶片组、两组切换开关以及一个记忆体模组插槽；切换开关分别与整合型晶片组的改错码/时脉启动(ECC/CKE)及资料输入输出模式/时脉启动(DQM/CKE)输出相连接，并分别连接至记忆体模组插槽上的改错码、时脉启动与资料输入输出模式之输入埠，两组切换开关共同接至时脉启动输入埠；本系统利用整合型晶片组的一般目的输入输出(GPIO)接脚来控制切换开关的切换，只要执行本系统的基本输入输出系统上所装设的存取模式控制程式，即可切换记忆体模组插槽改错码、时脉启动与资料输入输出模式三者任两者之组合。

主权项

1.一种动态随机存取记忆体模组插槽之存取控制模式之调配系统,至少包含:一基本输入输出系统(BIOS),用以纪录一存取模式控制程式并于该存取模式控制程式启动时,输出一控制讯号;一晶片组,具有一对一般目的输入输出(GeneralPurpose Input/Output,GPIO)接脚与一对存取控制模式输出埠,该晶片组与该基本输入输出系统相连接,用以接收该控制讯号以从该对一般目的输入输出接脚个别输出第一控制输出与第二控制输出,并由该对存取控制模式输出埠输出第一存取控制讯号与第二存取控制讯号;一动态随机存取记忆体模组插槽,具有三个存取控制模式输入埠;及一对切换开关,系个别接收该第一控制输出与该第二控制输出,以将个别对应接收之该第一存取控制讯号输出与该第二存取控制讯号调配并输出至该三个存取控制模式输入埠之两者。2.如申请专利范围第1项所述之动态随机存取记忆体模组插槽之存取控制模式之调配系统,该晶片组系为一整合型晶片组(Interated Chipset)。3.如申请专利范围第1项所述之动态随机存取记忆体模组插槽之存取控制模式之调配系统,该对存取控制模式输出埠系为改错码(Error Correction Code,ECC)模式输出埠/时脉致能(ClockEnable,CKE)模式输出埠,以及资料输入输出模式(DataInput/Output Mask,DQM)输出埠/时脉致能模式输出埠。4.如申请专利范围第1项所述之动态随机存取记忆体模组插槽之存取控制模式之调配系统,该动态随机存取记忆体模组插槽系为一双倍速资料传输率动态资料存取记忆体(Dual Data Rate Random Access Memory,DDRRAM)插槽。5.如申请专利范围第1项所述之动态随机存取记忆体模组插槽之存取控制模式之调配系统,该动态随机存取记忆体模组插槽系为一伦巴思动态资料存取记忆体(Rambus Dynamic Random Access Memory,RDRAM)插槽。6.如申请专利范围第1项所述之动态随机存取记忆体模组插槽之存取控制模式之调配系统,该三个存取控制模式输入埠系为一改错码(ErrorCorrection Code,ECC)模式输入埠、时脉致能(Clock Enable,CKE)模式输入埠与资料输入输出模式(Data Input/Output Mask,DQM)输入埠。7.如申请专利范围第1或6述之动态随机存取记忆体模组插槽之存取控制模式之调配系统,该对切换开关系接收该第一控制输出与该第二控制输出,以切换第一存取控制讯号与第二存取控制讯号之输出至该改错码模式输入埠、该时脉致能模式输入埠与该改错码模式输入埠,三者任选其二以个别作为其输出之连接端。图式简单说明:第1图为习知记忆体存取控制模式之第一具体实施例;第2图为习知记忆体存取控制模式之第一具体实施例;第3图为习知记忆体存取控制模式之第一具体实施例;第4图为本发明之动态随机存取记忆体模组插槽之存取控制模式之调配系统方块图之第一状态;第5图为本发明之动态随机存取记忆体模组插槽之存取控制模式之调配系统方块图之第二状态;及第6图为本发明之动态随机存取记忆体模组插槽之存取控制模式之调配系统方块图之第三状态。