半导体存储器

摘要

一种半导体存储器，让由经路：“应存取的存储单元中的晶体管Ta”—“位线对(Bai1，/Bai1)，(Bai2，/Bai2)”—“列选择开关14ai，15ai”—“数据线对DBa”构成的端口A、和由经路“应存取的存储单元中的晶体管Tb”—“位线对(Bbi1，/Bbi1)，(Bbi2，/Bbi2)”—“列选择开关14bi，15bi”—“数据线对DBb”构成的端口B在2个时钟CLK周期下交替工作。传到数据线对RDB上的数据，在每个时钟CLK周期下由传输门50，51交替着转送给数据线对RDB，由读出放大器25放大，被输给输出入缓冲器27。输出入缓冲器27在1个时钟CLK周期下将来自读出放大器25的数据输给外部。

主权项

1、一种半导体存储器，它包括：多个布置在行及列上的存储单元；多条布置在所述行上的第1及第2字线；多条布置在所述列上的第1及第2位线；所述多个存储单元中的每一个存储单元都包括：第1晶体管、第2晶体管及电容器；所述第1晶体管，被连接在所对应的第1位线和所述电容器之间且其栅极接收所对应的第1字线的电压；所述第2晶体管，被连接在所对应的第2位线和所述电容器之间且其栅极接收所对应的第2字线的电压；所述半导体存储器，还包括：数据线；多个对应于所述多条第1位线而设、且每一个都将所对应的第1位线和所述数据线连接/不连接起来的第1列选择开关；多个对应于所述多条第2位线而设、且每一个都将所对应的第2位线和所述数据线连接/不连接起来的第2列选择开关；驱动对应于应存取的存储单元的第1及第2字线的字线驱动器；使对应于应存取的存储单元的第1及第2列选择开关接通/切断的列选择电路；与外部进行数据存取的输出入缓存器；将从存储单元读到所述数据线上的数据转送给所述输出入缓存器，且将来自所述输出入缓冲器的写入数据转送给所述数据线的数据转送电路；其中：所述半导体存储器，让所述字线驱动器和所述列选择电路交替工作，不让所述数据转送电路和所述输出入缓冲器交替工作。