应用于约束等离子体反应室的半导体双镶嵌蚀刻制作过程

摘要

本发明揭示一种半导体双镶嵌蚀刻制作过程，利用一具有约束等离子体功能的蚀刻反应室，将半导体双镶嵌蚀刻制作过程中，原本于不同反应室中进行的介电层蚀刻、去光阻、去除阻挡层等几个步骤，于该约束等离子体反应室中连续完成。该约束等离子体反应室包含环绕于一个晶片的一个约束环及一个抗蚀刻的上电极板，可使上述步骤均于干净模式下进行。本发明不仅可减少该半导体双镶嵌制作过程所需的时间，且可大幅降低成本。

主权项

1.一种应用于约束等离子体反应室的半导体双镶嵌蚀刻制作过程，该约束等离子体反应室是处于一干净模式且包含一约束环及一抗蚀刻的上电极板，该半导体双镶嵌蚀刻制作过程包含下列步骤：提供具有一通孔、一导线间层、一金属导线层、一阻挡层及一用于定义沟渠图样的光阻层的一晶片，且该晶片是设置于该约束环及该上电极板所形成的封闭空间内；蚀刻该导线间层，用以形成该沟渠；通过等离子体去除该光阻层，且同时清洁该约束等离子体反应室；及蚀刻该阻挡层，使该通孔可接触该阻挡层下的该金属导线层。