| 主权项 |
1.一种李得-所罗门解码方法,系以简化的PGZ演算法为基础,于计算接收资料的一表徵多项式S(x)后,由前述表徵多项式S(x)解算出一错误位置多项式(x)及一错误评价値多项式(x),再得到一错误样型e(x),以进行接收资料的不超过t个错误之更正,其中t为正整数,该李得-所罗门解码方法包含:从该表徵多项式S(x)定义一表徵矩阵Stxt与一表徵向量Stx1,以解算Sttt1 =st1;以及解算表徵矩阵Stxt的行列式値At,用以定义一新的错误位置多项式(x)及一新的错误评价値多项式(x),分别为(x)=At(x),(x)=At(x),俾使可直接以加法运算以及乘法运算来解算出错误位置与错误评价値,而无须除法运算。2.如申请专利范围第1项所述之李得-所罗门解码方法,其中前述解算Sttt1=st1的步骤,更包含:藉由解算表徵矩阵Stxt是否线性相依,以判断错误数目t。3.如申请专利范围第2项所述之李得-所罗门解码方法,其中前述解算表徵矩阵Stxt是否线性相依的程序,更包含:解算表徵矩阵Stxt的行列式値At,若A1≠0则t=1;若A2≠0则t=2;若A3≠0则t=3。4.一种多模式李得-所罗门解码器,用以进行接收资料的不超过t个错误之更正,其中t为正整数,该多模式李得-所罗门解码器包含:一表徵计算器,以计算接收资料的一表徵多项式S(x);一关键方程式解算器,具有一多模解码控制器,耦接于该表徵计算器,用以由前述表徵多项式S(x)解算出一错误位置多项式(x)及一错误评价値多项式(x);以及一评估器,耦接于该关键方程式解算器,由该错误位置多项式(x)及该错误评价値多项式(x)得到一错误样型;其中前述关键方程式解算器系以PGZ解码器为基础,且该PGZ解码器的RTL架构系包含FFA与FFM而无须FFI;该多模解码控制器由表徵多项式S(x)定义一表徵矩阵Stxt,并藉该表徵矩阵Stxt的行列式値At判断获得该错误数目t,以相应致能一相关解码电路之运作,俾使该多模式李得-所罗门解码器可以处理多模式之错误更正。5.如申请专利范围第4项所述之多模式李得-所罗门解码器,其中该多模式李得-所罗门解码器系可处理多模式t=1.2或3个错误更正。6.如申请专利范围第4项所述之多模式李得-所罗门解码器,其中前述多模解码控制器接收前述表徵矩阵Stxt的行列式値A1.A2.A3,用以判断错误数目t为1.2或3,以相应致能该相关解码电路之运作。7.如申请专利范围第6项所述之多模式李得-所罗门解码器,其中前述多模式PGZ解码器根据前述多模解码控制器输出的错误数目t,可分别解算出多模式t为1.2或3时的错误位置及错误评价値。8.一种多模式李得-所罗门解码器,用以进行接收资料的不超过t个错误之更正,其中t为正整数,该多模式李得-所罗门解码器包含;一表徵计算器,以计算接收资料的一表徵多项式S(x);一关键方程式解算器,具有一多模解码控制器,耦接于该表徵计算器,用以由前述表徵多项式S(x)解算出一错误位置多项式(x)及一错误评价値多项式(x);以及一评估器,耦接于该关键方程式解算器,由该错误位置多项式(x)及该错误评价値多项式(x)得到一错误样型;其中前述关键方程式解算器系以PGZ解码器为基础,且该PGZ解码器的解算无须除法运算而提升其运算效率;该多模解码控制器由表徵多项式S(x)定义一表徵矩阵Stxt,并藉该表徵矩阵Stxt的行列式値At判断获得该错误数目t,以相应致能一相关解码电路之运作,俾使该多模式李得-所罗门解码器可以处理多模式之错误更正。图式简单说明:图一为一李得-所罗门解码程序之流程图。图二为传统PGZ解码架构利用重复的硬体电路来达到各种错误更正的电路方块图。图三为本发明多模式PGZ解码架构利用同一份硬体电路解决各种错误更正的电路方块图。图四为t=1 PGZ解码架构的RTL硬体架构图。图五为t=2 PGZ解码架构的RTL硬体架构图。图六为本发明简化t=3 PGZ演算法的RTL硬体架构图。图七为本发明简化t=3 PGZ演算法无须FFI运算的RTL硬体架构图。图八为本发明多模解码流程图。图九为本发明多模式PGZ解码器的RTL硬体架构图。 |
