| 发明名称 | 读出放大电路 | ||
| 摘要 | 一种读出放大电路，为了控制位线分离电路的电阻延迟，为CMOS锁存器的一部分的NMOS锁存器，用4个串联NMOS晶体管组成。2个NMOS晶体管的各个栅电极不经过位线分离电路，直接交叉耦合在位线对上，并且，另外2个NMOS晶体管中的各个栅电极被交叉耦合在位线分离电路的后级的初级输出节点对上。 | ||
| 申请公布号 | CN1393886A | 申请公布日期 | 2003.01.29 |
| 申请号 | CN02122294.0 | 申请日期 | 2002.06.04 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 山内宽行 |
| 分类号 | G11C7/06 | 主分类号 | G11C7/06 |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 汪惠民 |
| 主权项 | 1.一种读出放大电路，它用以检索从存储器件中读出的数据，其中：包括：对应于位线对的电位变化而放大输出节点对的电位的锁存器和为切断从上述输出节点对到上述位线对的电位反馈的位线分离电路；以组成上述锁存器的至少2个MOS晶体管的各自栅电极或者源电极不经过位线分离电路而直接连接在上述位线对上。 | ||
| 地址 | 日本国大阪府 | ||