| 主权项 |
1.一种等化器,用以等化一信号以自其消除鬼像,此等化器之特征为:n个处理路径,处理信号以产生处理后信号,其中每一n个处理后信号无法实质上消除一鬼像,及其中之n>2;及一相加器将n个处理后信号相加,因而实质上消除鬼像。2.如申请专利范围第1项之等化器,其中每一n个处理路径包含一乘法器,其将资料之第一段乘以等化器系数对应组,其中,相加器将资料各段加至每一乘法器之对应输出,因而实质上消除鬼像。3.如申请专利范围第2项之等化器,其中,每一处理路径包含一后处理器,其施加后处理系数对应组至与相乘器对应之资料段。4.如申请专利范围第2项之等化器,尚包含一预处理器以施加一组预处理系数,至n个处理路径之信号上游。5.如申请专利范围第4项等化器,其中每一n个处理路径包含一后处理器,其施加后处理系数之对应组至与乘法器对应之资料段。6.如申请专利范围第5项之等化器,其中,预处理系数组有一宽度,其实质上与一资料段之宽度相符,及一资料段与鬼像间之间隔,其中每组后处理系数有一宽度,其实质上与资料段之宽度相符。7.如申请专利范围第1或6项之等化器,尚包含一频谱转换,其频谱转换n个处理路径之信号上游,以便产生转换输出资料段,其中,频谱转换较资料段为长。8.如申请专利范围第7项之等化器,尚含在每一n个处理路径中反转频谱转换,其中每一反转频谱转换较资料段为长。9.如申请专利范围第3或5项之等化器,其中,每一后处理系数组仅包含二系数。10.如申请专利范围第3或5项之等化器,其中之n>3,及其中每组后处理系数仅含一个系数。11.如申请专利范围第3或5项之等化器,其中,由后处理器所加之每一组后处理系数为对应视窗功能。12.如申请专利范围第3或5项之等化器,其中,每组后处理系数有一宽度,其实质上与资料段之宽度相符。13.如申请专利范围第3或5项之等化器,其中,一组后处理系数之系数具有降低之强度,其中,另一组后处理系数之系数具有增加强度。14.如申请专利范围第1项之等化器,其中,n个处理路径之第一个包含:一左资料移位器,其将资料输入段之资料向左移位;及一左乘法器,其将每一向左移位之资料段乘以等化器系数之第一组,以提供第一调整之输出资料段,其中,左相乘器之乘法不能导致鬼像之充份解决;其中,第二n个处理路径包含:一右资料移位器,其将资料之输入段之每一资料向右移位;及一右相乘器,其将每一向右移位之输入资料段乘以第二组等化器系数,以提供第二调整输出资料段,其中,右乘法器之乘法无法为鬼像之充份解决;其中,第三n个处理路径包含一中间乘法器,其将每一输入资料段乘以第三组等化器系数,以提供第三调整输出资料段,其中,中间乘法器之乘法无法作为鬼像之充份解决答案;及其中,相加器将对应之第一,第二及第三调整输出资料段相加,以提供实质上鬼像之充份解决。15.如申请专利范围第14项之等化器,其中,第一处理路径包含第一向下抽样器,其向下抽样每一输入资料段,其中,第二处理路径包含一第二向下抽样器,其向下抽样每一输入资料段,及其中之第三处理路径包含,第三向下抽样器以向下抽样每一输入资料段。16.如申请专利范围第14项之等化器,尚包含第一,第二及第三处理路径之一预处理器上游,其中预处理器供应预处理系数至资料段,以便提供输入资料段。17.如申请专利范围第1项之等化器,其中,n个处理路径包括p及m处理路径,及一中间处理路径,其中之每一p处理路径有一左资料移位器及一乘法器,其中每一m处理路径有一右资料移位器及一乘法器,其中之中间处理路径有一乘法器,其中之p≧2,m≧2,其中之相加器将自p,m及中间处理路径之输出相加,因此,实质上可消除鬼像。18.如申请专利范围第4或16项之等化器,其中,预处理系数组有一宽度,其实质上与资料段之宽度,及资料段与鬼像间之间隔相符。19.如申请专利范围第9项之等化器,其中之预处理系数组之系数为曲线。20.如申请专利范围第9项等化器,其中,预处理系数为根据函数1/(2-cos(t))之曲线。21.如申请专利范围第4或16项之等化器,其中,由预处理器供应之系数构成一视窗功能。22.如申请专利范围第2.14或17项之等化器,其中,每一组等化器系数长于资料段。23.如申请专利范围第1项等化器,其中,每一n个处理路径包含一乘法器,其将复数个每一资料输入段乘以对应组之等化器系数,其中,等化器尚包含一控制器,其控制每一组等化器系数,俾由相加器相加之结果,一实质上鬼像充份解决可以获得。24.如申请专利范围第23项之等化器,其中,控制器包括一频道评估器,其评估此频道,其中之控制器根据评估之频道,控制每组等化器系数。25.如申请专利范围第23项之等化器,其中之控制器根据相加器实施之加法,控制每组等化器系数。26.如申请专利范围第23项之等化器,其中之控制器包括,一比较器,其比较相加器实施之加法之结果与一参考,以形成一误差,其中之控制器,根据误差控制每一组等化器系数。27.如申请专利范围第26项之等化器,其中之控制器包括一共轭器,以共轭资料之输入段,其中之控制器根据误差及共轭之资料输入段,控制每一组等化器系数。28.如申请专利范围第27项之等化器,其中,控制器包括一相关器,以根据误差及共轭之资料输入段,实施相互关联,其中之控制器,根据相互关系控制每组等化器系数。29.如申请专利范围第23项之等化器,其中,每一n处理路径含一后处理器,其施加一组后处理系数至自对应之乘法器之资料段,其中之控制器包括一比较器,用以比较相加器实施之相加结果与一参考,以构成一误差,其中之控制器尚含一反转之后处理器,其施加每组后处理系数之反转至误差,其中之控制器,根据反转之后处理器之输出,控制每组等化器系数。30.如申请专利范围第29项之等化器,其中之控制器包含一共轭器,其将资料之输入段共轭,其中之控制器根据共轭之资料输入段,及反转之后处理器之输出,控制每组等化器系数。31.如申请专利范围第23项之等化器,其中每一n处理路径尚含一反转之频谱转换,及一后处理器,其中每一后处理器施加一组后处理系数至来自对应乘法器之资料段,其中之控制器包括:一反转之后处理器,其施加n组后处理系数之反转至相加器之输出;一频谱转换,其施加频谱转换至反转之后处理器之输出;及其中之控制器,根据频谱转换之输出控制每一组等化器系数。32.如申请专利范围第31项之等化器,其中控制器包括一共轭器用以共轭资料之输入段,其中之控制器根据共轭之资料输入段及频转谱换之输出,控制每组等化器系数。33.如申请专利范围第1项之等化器,其中n处理路径之每一n-1处理路径包含:一资料移位器,其移位资料输入段中之资料;及一相乘器,其将每一移位资料段乘以对应组之等化器系数,以提供调整之输出资料段,其中在n-1处理路径中之乘法器之每一相乘,不能导致鬼像之充份解答;其中,n处理路径之其余路径包含一乘法器,其将每一资料组乘以等化器系数对应组,以提供调整后输出资料段,其中在n处理路径之其余路径中之乘法器之相乘,无法导致鬼像之充份解答;其中之等化器尚包含一控制器,其中之控制器包含:一比较器,其将相加器实施之相加结果与一参考比较,以形成一误差;一共轭器以共轭资料之输入段;n-1资料位移器,其位移资料之共轭输入段中之资料;n-1相关器,其将移位资料之共轭输入段及误差相互关联;及一额外相关器,其将资料之共轭输入段与误差相互关联;其中之控制器,根据由n-1相关器之对应相关器实施之相关,控制n-1处理路径中每组等化器系数;及其中之控制器控制每组等化器系数,该系数系由n处理路径中其余路径中之相乘器所施加,该控制系根据额外相关器实施之相互关联实施。34.如申请专利范围第26.29或33项之等化器,其中之参考为一训练信号或限幅资料。图式简单说明:图1为说明本发明之等化器同步及系数控制之第一实施例;图2为说明本发明之等化器同步及系数控制之第二实施例;图3为本发明双路径等化器形式之等化器第一实施例;图4说明图3对应元件之响应之范例组;图5说明本发明双路径等化器形式之等化器之第二实施例;图6说明图5之对应元件之响应之范例组;图7说明本发明双路径形式之等化器之第三实施例;图8说明本发明三路径形式之等化器之第三实施例;图9说明三路径等化器形式等化器之第五实施例;图10说明图9所示之三路径等化器之流程图;图11说明图9之对应元件响应之范例组;图12说明本发明一般多路径等化器形式之一等化器之第六实施例;图13说明本发明一般多路径等化器形式之等化器之第七实施例;图14为图3中所示之双路径等化器之控制收敛之收敛器之第一实施例;图15显示图5中显示之双路径等化器之用以控制收敛之收敛器之第二实施例;图16显示图8中显示之三路径等化器用以控制收敛之收敛器之第四实施例;图17显示图9中显示之三路径等化器用以控制收敛之收敛器之第五实施例;图18显示图14,15,16及17中显示之用以收敛控制之误差产生器之范例误差产生器。 |
