| 主权项 |
1.一种用于形成半导体装置之方法,包括:形成一介电层在一矽底材区域上;植入氮原子至该介电层内;形成导电多晶矽层在该介电层之上;回火该介电层以驱动氮原子以形成一介电层之闸极介电质,该介电层具有该介电层与矽底材以及多晶矽层之氮化矽层介面;以及形成该多晶矽层之闸极结构以及该矽底材之源极/汲极区,该源极/汲极区与该闸极结构对准。2.如申请专利范围第1项之方法,其中该介电层包括高介电常数材料,该材料包括金属氧化物或是矽化物材料。3.如申请专利范围第2项之方法,其中该介电层包括选自氧化或是矽化Ta、Al、Ti、Zr、Y、La与Hf以及类似物组成群组之材料,其中之组合以及类似物。4.如申请专利范围第2项之方法,其中该介电层包括氧化或是矽化Al或是Zr。5.如申请专利范围第1项之方法,其中该闸极介电质具有小于大约20SiO2之等效氧化物厚度。6.如申请专利范围第5项之方法,其中该氮化矽层包括SiNX、SiNXOY、Si以及介电质之一混合物,以及具有大约5至10之厚度。7.如申请专利范围第1项之方法,包括在回火该金属氧化层之前形成一闸极结构。8.一种用于形成半导体装置之方法,包括:形成一介电层在一矽底材区域上;植入氮原子至该介电层内;形成导电多晶矽层在该介电层之上;回火该介电层以驱动氮原子以形成一介电层之闸极介电质,该介电层具有在该介电层与矽底材介面以及多晶矽层之介面具有大约5至10之厚度,该闸极介电质具有小于大约20SiO2之等效氧化物厚度;以及形成该多晶矽层之闸极结构以及该矽底材之源极/汲极区,该源极/汲极区与该闸极结构对准。9.如申请专利范围第8项之方法,其中该介电层包括高介电常数材料,该材料包括金属氧化物或是矽化物材料。10.如申请专利范围第9项之方法,其中该介电层包括选自氧化或是矽化Ta、Al、Ti、Zr、Y、La与Hf以及类似物组成群组之材料,其中之组合以及类似物。11.如申请专利范围第9项之方法,其中该介电层包括氧化或是矽化Al或是Zr。12.如申请专利范围第8项之方法,包括在回火该介电层之前形成一闸极结构。13.一种半导体装置,包括:一矽底材,具有在通道区各侧上横向位移之源极/汲极区;一闸极介电质,包括具有上扩散障碍层以及该下扩散障碍层之介电质材料,该闸极介电质与该通道区对准以及在该通道区顶部上;以及一多晶矽闸极,与该闸极介电质对准以及在该闸极介电质顶部上。14.如申请专利范围第13项之半导体装置,其中该介电层包括高介电常数材料。15.如申请专利范围第14项之半导体装置,其中该介电层包括选自Ta2O5.Al2O3.TiO2.ZrO2.Y2O3.HfO2以及La2O3;矽化Ta、Al、Zr、Y、La与Hf以及类似物组成群组之材料;其中组合以及类似物。16.如申请专利范围第14项之半导体装置,其中该介电层包括氧化或是矽化Al或是Zr。17.如申请专利范围第13项之半导体装置,其中该闸极介电质具有小于大约20SiO2之EOT。18.如申请专利范围第13项之半导体装置,其中该上扩散障碍层以及该下扩散障碍层包括氮化矽。19.如申请专利范围第18项之半导体装置,其中该氮化矽层具有大约5至10之厚度。图式简单说明:图1为介电层已经沈积在上面之一部份底材之横截面解释;图2显示已经受到氮植入之一部份介电层之横截面;图3描绘图1结构在该介电层氮植入以及多晶矽层形成之后之结构;图4描绘图3结构在回火处理之后之结构;图5显示该介电层在回火处理之后之横截面;图6描绘图4结构接着后续闸极形成之结构;图7描绘图6结构在间隔片形成之后之结构;图8描绘图7结构在CMOS处理之后完成该装置;图9描绘另一具体实施例,其中图3结构在回火该植入介电层之前受到闸极形成;图10显示该介电层在回火处理之后之横截面;图11描绘图9结构在间隔片形成之后之结构;以及图12描绘图11结构在CMOS处理之后完成该装置。 |
