| 主权项 |
1.一种多层型式印刷线路板,包含:一第一绝缘层;一资料传送线路图案,系配置在该第一绝缘层之上,适以于中央处理单元模组及为该中央处理单元所使用之主记忆体模组间传送资料;一阻抗量测线路图案,系配置在该第一绝缘层之上,与该资料传送线路图案相同的布局层中,其与任何邻近的线路图案均有一预定的间隙;一第二绝缘层,系配置在该资料传送线路图案及该阻抗量测线路图案之上;以及信号板面区,系配置在该第二绝缘层之上,并藉由通孔,在电气上连接至该配置在该第一绝缘层上之阻抗量测线路图案,如此可保持与该用以量测该阻抗量测线路图案之探针其信号端子之接触,且接地板面区保持与该探针之接地端子之接触;该阻抗量测线路图案所具有之图案长度不小于大约30毫米,图案宽度则与该资料传送线路图案之宽度相同。2.如申请专利范围第1项之多层型式印刷线路板,其中该资料传送线路图案之传送频率不小于130百万赫。3.如申请专利范围第1项之多层型式印刷线路板,其中该阻抗量测线路图案与任何邻近线路图案之间隙,不小于该阻抗量测线路图案图案宽度的两倍。4.如申请专利范围第1项之多层型式印刷线路板,其中该配置在阻抗量测线路图案周围之线路图案是一接地图案,其藉由多个通孔,连接至该接地板面区。5.如申请专利范围第1项之多层型式印刷线路板,其中多个阻抗量测线路图案配置于不同的布局层中且藉由通孔,在电气上彼此互相连接。图式简单说明:图1是本发明多层型式印刷线路板具体实施例之平面图;图2是图1之多层型式印刷线路板其主要部分之剖面图;图3是配置于图1多层型式印刷线路板上之检查图案其分解透视图;图4A是图3检验图案之平面图,图4B则是图3检验图案之剖面图;图5乃是以TDR单元量测图1多层型式印刷线路板之阻抗,其主要部分之透视图;图6之图表说明了图1多层型式印刷线路板其阻抗之波形;以及图7是本发明多层型式印刷线路板另一具体实施例之剖面图。 |
