| 主权项 |
1.一种用以执行条件式计算之装置,其系包含: 一算术单元302; 一可接收多数指令370.372之指令选择器368; 多数可反映该装置之状态的状态旗标306;和 一状态旗标选择器360,其可选择一状态旗标306,以 产生一指令选择366,此指令选择366,可决定该等多 数指令中,何者要被其算术单元302执行。2.如申请 专利范围第1项所述之用以执行条件式计算之装置 ,以及系进一步包含多数之算术单元302.304.334.336. 338.348.350.352,彼等多数之状态旗标306,系藉由此等 多数之算术单元而产生。3.如申请专利范围第2项 所述之用以执行条件式计算之装置,其中之算术单 元,系一具有至少一个暂存器812之算术单元,其暂 存器系具有一暂存器値,其至少之一状态旗标822, 可反映其算术单元相对于暂存器値之计算値。4. 如申请专利范围第3项所述之用以执行条件式计算 之装置,其中之算术单元302,系具有至少第一、第 二、和第三暂存器812.814.816,每一暂存装置分别具 有其相关联之第一、第二、和第三状态旗标822,其 第一状态旗标,在该计算产生一等于或小于第一暂 存器内之一値的値时,可反映一不同之値,其第二 状态,在该计算产生一等于其第二暂存器内之一値 的値时,可反映一不同之値,其第三状态,在该计算 产生一等于或大于第三暂存器内之一値的値时,可 反映一不同之値。5.如申请专利范围第4项所述之 用以执行条件式计算之装置,其中之每一算术单元 系进一步包含:一结果暂存器810.一延迟元件830.和 一延迟选择器826,其延迟元件830,可接受一来自其 结果暂存器810之値,以及可产生一延迟输出828,其 延迟选择器826,可接受其结果暂存器之値和上述延 迟之输出,以及其一配置暂存器358,可提供一延迟 选择控制824。6.如申请专利范围第5项所述之用以 执行条件式计算之装置,其中之指令选择器360,可 接收彼等第一和第二选择性指令370.372,以供其指 令选择366选择。7.如申请专利范围第1.2.3.4.5或6项 所述之用以执行条件式计算之装置,其中系进一步 包含一定序器19和一主记忆体20,此主记忆20可储存 一些供其定序器19存取之指令,以及其中之第一和 第二选择性指令370.372,系自此主记忆体20呈现给其 指令选择器360。8.如申请专利范围第7项所述之用 以执行条件式计算之装置,其中系进一步包含一定 序器19和一主记忆体20,此主记忆20可储存一条件码 364,其中之条件码364,可决定何者状态旗标306,将会 被产生做为该指令选择366。9.如申请专利范围第8 项所述之用以执行条件式计算之装置,其中之一呈 现给其状态旗标选择器364的状态旗标306,系可程式 化,以及系进一步包含:至少一额外之可产生多数 可用旗标354之算术单元348.一可接收彼等可供利用 旗标354及选择一可供利用旗标354为一状态旗标306 之可用旗标选择器356。10.如申请专利范围第2项所 述之用以执行条件式计算之装置,其中系进一步包 含:多数之指令选择器368.378,每一算术单元302.304, 有一指令选择器;和一对应之多数状态旗标选择器 360.384。图式简单说明: 第1图系一依据本发明所构成之可广泛重新配置式 非挥发性记忆体测试器的简化方块图; 第2图系第1图之DUT测试器6的一个简化展开方块图; 第3-4图系两依本发明之揭示说明可容许三个算术 单元做条件式计算的逻辑方块图; 第5图系一依本发明之揭示说明可容许三个算术单 元做条件式计算及遮罩比较的逻辑方块图; 第6-7图系两依本发明之揭示说明可容许三个算术 单元做条件式计算的逻辑方块图; 第8图系一依本发明之揭示说明的实施例有关第3-7 图所表示每一算术单元的零成分之简化展开方块 图; 第9至12图系一些依本发明揭示说明之二进位字组 的实施例,其可用以编码第3-8图所示之方块图,以 执行一些复合条件式计算; 第13图系显示一依本发明揭示说明之编译程式中 所用Perl正规表示式的特定实施例;而 第14图则系一依本发明揭示说明之编译程式的程 序。 |
