发明名称 用改进的小型区抑制短沟道的MOS晶体管及其制造方法
摘要 本发明的方法是将第一导电型杂质注入同一导电型基片中,使在栅电极有侧壁氧化硅膜的MOS晶体管中邻近第二导电型的源/漏区内侧边沿的限定位置处形成小型区。形成步骤为,在侧壁氧化硅膜选择性限定下,在源/漏区上形成的半导体外延层具有面对侧壁氧化硅膜且线性倾斜至其底部的侧面。用此外延层和侧壁氧化硅膜作掩模,在和基片表面法线呈一倾斜角的方向,将第一导电型杂质注入基片中邻近源/漏区内侧边沿的限定位置处。
申请公布号 CN1096107C 申请公布日期 2002.12.11
申请号 CN96112234.X 申请日期 1996.07.28
申请人 日本电气株式会社 发明人 益冈完明
分类号 H01L21/265;H01L21/00;H01L21/336;H01L29/78 主分类号 H01L21/265
代理机构 中科专利商标代理有限责任公司 代理人 齐晓寰;卢纪
主权项 1.一种离子注入方法,它将第一导电类型的杂质注入到同属所说第一导电类型的基片中,使得在栅电极有侧壁氧化硅膜的MOS场效应晶体管中邻近第二导电类型的源/漏区内侧边沿部分的限定位置形成小型区,所说的方法其特征在于,它包括下列步骤:在对所说侧壁氧化硅膜的氧化硅相对所述源/漏区有高度选择性的条件下,在所说源/漏区上形成硅的选择生长层,使得所说硅的选择生长层具有面对所说侧壁氧化硅膜的侧面,所说侧面几乎线性地倾斜到所说侧壁氧化硅膜的底部;以及用具有所说侧面的所说硅的选择生长层和所说侧壁氧化硅膜作掩模,在和所说基片表面法线呈θ倾斜角的倾斜方向,将所说第一导电类型的杂质注入到所说基片中邻近所说源/漏的内侧边沿部分的限定位置,其中所说角度θ满足方程θ≤θ1,这里θ1是所说侧面偏离所说基片表面法线的倾斜角,以及其中所说硅的选择生长层厚度满足方程Tepi>(Xj’/tanθ)-Xj,其中的Tepi是除所说侧面部分以外的所说硅的选择生长层厚度;Xj是所说源/漏扩散区的结深;Xj’是所说各个源/漏扩散区的顶部边沿部分与所说各个侧壁氧化硅膜的底部边沿之间的距离。
地址 日本东京都