发明名称 降低介电薄膜介电常数的方法与制作低介电孔隙薄膜的方法
摘要 本发明涉及降低介电薄膜介电常数的方法与制作低介电孔隙薄膜的方法。利用非溶剂式高压条件将气体压缩成致密流体或超临界流体而渗入薄膜表面下层,并利用快速的压力释放手段于该薄膜表面形成孔洞。本发明的高压薄膜处理程序在不同的压力释放速率下会产生不同的孔隙直径分布,每秒压力释放速率愈大者,较大直径的孔隙的比率将变大;经适当地控制压力释放速率,可得较佳的孔隙大小,直径约介于5nm-20nm范围。
申请公布号 CN1384535A 申请公布日期 2002.12.11
申请号 CN01115624.4 申请日期 2001.04.28
申请人 晶研科技股份有限公司 发明人 李鸿志;郑光凯
分类号 H01L21/3105;H01L21/31;H01L21/314;H01L21/312 主分类号 H01L21/3105
代理机构 上海智信专利代理有限公司 代理人 高存秀
主权项 1.一种制作低介电孔隙薄膜的方法,包含下列步骤:A)于一半导体基材上形成一介电薄膜;B)将该形成有介电薄膜的半导体基材放入一高压惰性气体的气氛中;及C)快速释放该气氛的压力,而于该介电薄膜的表面形成孔洞。
地址 台湾新竹市科学工业园区工业东九路5号之2一楼