一种并行数据循环冗余校验方法

摘要

本发明公开了一种通信领域中的并行数据循环冗余校验方法,包括1)初始化寄存器;2)在32/N个时钟内,每个时钟输入N位数据,依次移入32个寄存器;3)移入N位数据b(n－1)…b1b0,进行摩尔加运算并存储结果;重复上述过程直到最后一位数据处理完毕;4)在系统时钟下将第步骤3得到的各寄存器值直接赋给各寄存器,得到循环冗余校验码。本发明所述方法可以实现校验速度快、稳定度高的目的,使得通信可靠性大大增强。

主权项

1、一种并行数据循环冗余校验方法，包括以下步骤：步骤一：对各寄存器进行初始化，使各初始值置零；步骤二：在32/N个时钟内，每个时钟输入N位数据，并依次移入32个寄存器，分别标记为a31a30...a1a0；先进来的数据位为高，后进来的数据位为低；步骤三：移入N位数据b(n-1)…b1b0，凡是左侧无摩尔加运算符号的寄存器中，将数据移入其左侧更高一位的寄存器；凡是左侧有摩尔加运算符号的寄存器中，将数据与当前最高位寄存器中的数据做摩尔加运算，结果移入其左侧更高一位的寄存器；寄存器0中存储b(n-1)与当前最高位寄存器中的数据a31做摩尔加运算的结果；重复进行上述过程，寄存器0中存储b(n-2)与当前最高位寄存器中的数据a30做摩尔加运算的结果； ……；重复进行上述过程，寄存器0中存储b0与当前最高位寄存器中的数据a(32-n)做摩尔加运算的结果；步骤四：在系统时钟下将步骤三得到的各寄存器值直接赋给各寄存器，这时寄存器中的值就为a31a30...a1a0b(n-1)...b1b0的循环冗余校验码。