| 主权项 |
1.一种具有多数外接脚之记忆体晶片,包含:一至少具有N个输入的电荷帮浦,其中N为一个正整数;一至少具有N个输入的装置选择电路;以及一多工器,连接至一第一外接脚N个第二外接脚、该N个电荷帮浦的输入以及该N个装置选择电路的输入,其中该多工器为反应在第一外接脚的一个第一信号准位,连接该N个外接脚到N个装置选择电路的输入,而且其中该多工器为反应在第一外接脚的一个第二信号准位,连接该N个第二外接脚到该电荷帮浦的N个输入。2.如申请专利范围第1项之记忆体晶片,其中第一外接脚同时也连接到该装置选择电路,为反应在第一外接脚的该第二信号准位,该装置选择电路是被设定到一个预先决定的値。3.如申请专利范围第2项之记忆体晶片,其中该装置选择电路具有多于N个的输入,而且其中没有被连接到多工器的输入,其被连接到的外接脚,不是该第一或第二外接脚。4.如申请专利范围第2项之记忆体晶片,其中该第一外接脚同时连接到该电荷帮浦上,其中为反应在第一外接脚的该第二信号准位,此电荷帮浦被致能。5.如申请专利范围第4项之记忆体晶片,其中当该电荷帮浦被致能时,其提供一高压到一个不是第一或第二外接脚之外接脚上,以反应一控制信号。6.如申请专利范围第2项之记忆体晶片,其中当第一外接脚是在该第一准位时,该记忆储存晶片能够接收一个不是在该第一或第二外接脚上之高压。7.如申请专利范围第2项之记忆体晶片,其中该记忆体晶片是快闪EEPROM(电子式可清除程式化唯读记忆体)的晶片。8.如申请专利范围第2项之记忆体晶片,其中该记忆体晶片具有二十八只外接脚。9.一EEPROM记忆体包含:一电荷储存部分;多个EEPROM晶片,其个别地具有在当致能信号确认时,能够由一输入电压、一输出电压及电流产生足够的电压,来将多个EEPROM晶片程式化的高压产生器;一输出电压线;一组在每一个该EEPMOM晶片上的装置外接脚,包含:第一外接脚,用来接收该致能信号;一个或以上的第二外接脚,在当致能信号确定时,其连接到该高压产生器,而当致能信号取消时,成为装置选择外接脚;以及一个或以上的第三外接脚,用来连接到该输出电压线;一个或以上的底盘,每一个底盘包含多个支架,该每一个支架是用来容纳该多个EEPROM晶片中的一个;以及一组在该每一个支架上的垫片,用来连接到安置在上面的EEPROM晶片之装置外接脚组,该每一组垫片包含:一第一垫片,用来连接到该第一外接脚,以提供该致能信号,其中第一垫片至少一个预定的支架,确定了该致能信号将传到安置在上的EEPROM晶片,而且其中安置其他EEPROM晶片的第一垫片,取消了该致能信号;一第二垫片,用来连接到该第二外接脚,藉此,每一个安置在该至少一个预定的支架上之每一个该EEPROM晶片的第二外接脚,是连接到该电荷储存部分,而且藉此,安置其他EEPROM晶片的第二垫片,具有一接地的垫片之预定结构,以限定一安置位置,以及每一个该其他的EEPROM晶片一独特的晶片位址;以及一第三垫片,用来连接该输出电压线到该第三外接脚,藉此,该一个或多个安置在该至少一个预定的支架上之EEPROM晶片,是被安置来提供该输出电压及电流,而且藉此,其他的EEPROM晶片是安置来接收该输出电压及电流。10.如申请专利范围第9项之EEPROM记忆体,其中该电荷储存部分包含多个电容器。11.如申请专利范围第9项之EEPROM记忆体,其更包含一连接到每一个该多个EEPROM晶片的装置滙流排,来提供序列的晶片位址以及资料∕记忆体位址的资讯给该多个EEPROM晶片。12.如申请专利范围第11项之EEPROM记忆体,其中,为了反应一控制信号,该安置在该至少一个或多个预定的支架上之一个或多个EEPROM晶片,提供该输出电压及电流至该输出电压线上。13.如申请专利范围第11项之EEPROM记忆体,其中该序列的晶片位址以及资料∕记忆体位址的资讯之宽度为多位元的。14.如申请专利范围第13项之EEPROM记忆体,其中该资料∕记忆体位址的资讯包括阵列位址的资讯。15.如申请专利范围第13项之EEPROM记忆体,其中该多个EEPROM晶片是被排列成为次模组,而且该接地垫片预定的外形,对于该其他EEPROM晶片的每一个,限定了一个独特的次模组位址。16.如申请专利范围第15项之EEPROM记忆体,其中该晶片位址资讯包括次模组位址的资讯。17.如申请专利范围第9项之EEPROM记忆体,其中该EEPROM晶片是快闪EEPROM的晶片。18.一种用于EEPROM晶片阵列上的EEPROM晶片,包含:多个外接脚,包括一用来接收输入电压的第一外接脚,一用来接收致能信号的第二外接脚,其中在该阵列中之EEPROM晶片的位置,是由该接脚接地的模式来决定的;以及一高压产生电路,其中当经由一些该第一外接脚被连接到一外部的电荷储存部分时,该高压产生电路能够从该输入电压,产生一足够来将该EEPROM晶片程式化的输出电压及电流,来反应该致能信号,而且其中用来将该高压产生电路连接到该电荷储存部分,以及来决定该阵列中之EEPROM晶片位置之好几个结合的外接脚,是不足以同时来提供一些该第一外接脚到该电荷储存部分的连接,以及单独地决定在该阵列中之EEPROM晶片位置。19.如申请专利范围第18项之EEPROM晶片,其中该EEPROM晶片产生该输出电压及电流以反应一控制信号。20.如申请专利范围第19项之EEPROM晶片,其中该EEPROM晶片额外地提供该输出电压及电流到一外接脚上,以反应一控制信号。21.如申请专利范围第20项之EEPROM晶片,其中该多个外接脚的数目是等于二十八。22.如申请专利范围第21项之EEPROM晶片,其中该第一数目是等于四,而且足够来单独地决定出在阵列中之该EEPROM晶片位置之外接脚的数目是等于大。23.如申请专利范围第18项之EEPROM晶片,其中该EEPROM晶片是一种快闪EEPROM的晶片。图式简单说明:图1表示本发明的记忆储存晶片。图2是一个根据图1描述,由晶片组成之记忆储存模组。 |
