| 主权项 |
1.一种用于半导体记忆元件的直列冗余电路,其包含;许多个DQ区域单元,这些单元包含一记忆体元件阵列单元,此阵列单元具有许多个共用一区域资料滙流排和一全域资料滙流排的记忆体元件;一直列解码器单元,用于产生选取某一记忆体元件所用的直列解码信号;一写入驱动器单元,用来将透过全域输入/输出线输入的资料驱动至一全域资料滙流排;以及一读取感应放大单元,用来放大透过全域输入/输出线输入的资料,并将该资料传输至全域输入/输出线;以及一修复区域单元,在DQ区域单元的一侧提供,且包含一恢复记忆体元件阵列单元,此阵列单元具有许多个共用区域资料滙流排和全域资料滙流排的恢复记忆体元件;N(为一整数)个直列解码器单元,用来产生选择修复记忆体元件其中之一的直列解码信号;N个写入驱动器单元,用来将透过全域输入/输出线输入的资料驱动至恢复全域资料滙流排;N个读取感应放大单元,用于放大透过修复全域滙流排输入的资料,并将该资料传送到全域输入/输出线;N个DQ选取熔线盒单元,用于规划许多个DQ单元区域之中具有故障记忆体元件之区域单元的资讯;以及N个多工器与解多工器单元,用于根据来自DQ选取熔线盒单元的输出信号,而切换N个写入驱动器单元中的某一个写入驱动器单元、N个读取感应放大单元中的某一个读取感应放大单元,以及全域输入/输出线。2.如申请专利范围第1项之直列冗余电路,尚包含N个解码器单元,用于将来自N个DQ选取熔线盒单元的输出信号解码,并将解码后的信号输出至N个多工器与解多工器单元。图式简单说明:第1图(以往技艺)为一示意图,显示一DRAM使用的传统直列冗余电路;第2图为一示意图,显示根据本发明之第一具体实施例的直列冗余电路;以及第3图为一示意图,显示根据本发明之第二具体实施例的直列冗余电路。 |
