| 主权项 |
1.一种CMOS运算放大器的中间阶段,其包含: 一第一电流镜,其接收第一差动输入,并具有一第 一电流镜输入; 一第二电流镜,其接收第二差动输入,并具有一第 二电流镜输入;及 一浮动电流镜,其包含: 一第一NMOS电晶体(500),其具有共同连接的一汲极与 闸极; 一第二NMOS电晶体(502),其具有一连接到该第一电流 镜输入的汲极,并具有一连接到该第一NMOS电晶体( 500)之闸极的闸极; 一第一PMOS电晶体(503),其具有一共同连接于该第一 NMOS电晶体(500)之源极的源极,并具有一耦合到一第 一电源供应终端的汲极; 一第二PMOS电晶体(505),其具有一共同连接于该第一 NMOS电晶体(502)之源极的源极,并具有一耦合到一第 二电流镜输入的汲极; 一第一电压供应(510),其具有一耦合到该第一电源 供应终端的第一终端,并具有连接到第一PMOS电晶 体(503)及该第二PMOS电晶体(505)的一第二终端;及 一第一电流源(508),其具有连接到一第二电源供应 终端的第一终端,及连接到该第一NMOS电晶体(500)的 汲极之第二终端。2.如申请专利范围第1项之CMOS运 算放大器的中间阶段,其中该第一电流镜具有提供 该中间阶段的一第一输出(IOP)之输出, 其中该第二电流镜具有提供该中间阶段的一第二 输出(ION)之输出,及 其中该中间阶段进一步包含: 一第三NMOS电晶体(170),其具有连接到该中间阶段的 该第一输出(IOP)的一汲极,连接到该中间阶段的该 第二输出(ION)的一源极,并具有一闸极; 一第三PMOS电晶体(180),其具有连接到该中间阶段的 该第一输出(IOP)的一源极,连接到该中间阶段的该 第二输出(ION)的一汲极,并具有一闸极; 一第一电压偏压电路(904),其耦合到该第三NMOS电晶 体(170)的该闸极;及 一第二电压偏压电路(905),其耦合到该第三PMOS电晶 体(180)的该闸极。3.如申请专利范围第2项之CMOS运 算放大器的中间阶段,进一步包含: 一第四NMOS电晶体(800),其具有连接到该第二电源供 应终端的一汲极,连接到该中间阶段的该第一输出 (IOP)的一源极,并具有一闸极; 一第四PMOS电晶体(802),其具有耦合到该第一电源供 应终端的一汲极,连接到该中间阶段的该第二输出 (ION)的一源极,并具有一闸极; 一第三电压偏压电路(906),其耦合到该第四NMOS电晶 体(800)的该闸极;及 一第四电压偏压电路(907),其耦合到该第四PMOS电晶 体(802)的该闸极。4.如申请专利范围第3项之CMOS运 算放大器的中间阶段,进一步包含: 其中该第一电压偏压电路(904)包含: 一第二电流源(173),其具有连接到一第二电源供应 终端的第一终端,及连接到该第三NMOS电晶体(170)的 一闸极之第二终端; 一第五NMOS电晶体(172),其具有连接到该第一电源供 应终端的一源极,及共同连接的一闸极与汲极;及 一第六NMOS电晶体(171),其具有连接到该第五NMOS电 晶体(172)的该汲极与闸极的一源极,并具有连接到 该第三NMOS电晶体(170)的该闸极之一闸极与汲极, 其中该第二电压偏压电路(905)包含: 一第三电流源(183),其具有连接到该第三PMOS电晶体 (180)的一闸极之第一终端,及连接到该第一电压供 应终瑞的一第二终端; 一第五PMOS电晶体(181),其具有连接到该第二电源供 应终端的一源极,及共同连接的一闸极与汲极;及 一第六PMOS电晶体(182),其具有连接到该第五PMOS电 晶体(181)的该汲极与闸极的一源极,并具有连接到 该第四PMOS电晶体(180)的该闸极之一闸极与汲极, 其中该第三电压偏压电路(906)包含由该第五PMOS电 晶体(181)的该闸极连接到该第四NMOS电晶体(800)的 该闸极,及 其中该第四电压偏压电路(907)包含由该第五NMOS电 晶体(172)的该闸极连接到该第四PMOS电晶体(802)的 该闸极。5.如申请专利范围第4项之CMOS运算放大器 的中间阶段,进一步包含: 其中该第四NMOS电晶体(800),该第四PMOS电晶体(802), 及该第一及第二电流镜的电晶体为低电压装置,及 其中该第一及第二NMOS电晶体(502,500),该第一及第 二PMOS电晶体(505,503)为高电压装置,其每个具有比 该低电压装置要高的崩溃电压。6.如申请专利范 围第5项之CMOS运算放大器的中间阶段,进一步包含: 其中该第一电流镜包含: 一第七PMOS电晶体(155),其具有形成该第一电流镜输 入的一汲极,一连接到一第五电压偏压电路的闸极 ,并具有一源极连接来接收该第一差动输入的一第 一个(IIN+); 一第八PMOS电晶体(156),其具有形成该中间阶段的第 一输出(IOP)的一汲极,一连接到一第五电压偏压电 路(900)的闸极,并具有一源极连接来接收该第一差 动输入的一第二个(IIN-); 一第九PMOS电晶体(157),其具有连接到该第八PMOS电 晶体(156)之源极的一汲极,一连接到该第二电源供 应终端的一源极,并具有一闸极连接到该第七PMOS 电晶体(155)的汲极;及 一第十PMOS电晶体(158),其具有连接到该第八PMOS电 晶体(155)之源极的一汲极,一连接到该第二电源供 应终端的一源极,及连接到该第九PMOS电晶体(157)之 闸极的一闸极;及 其中该第二电流镜包含: 一第七NMOS电晶体(153),其具有形成该第二电流镜输 入的一汲极,一连接到一第六电压偏压电路(902)的 闸极,并具有一源极连接来接收该第二差动输入的 一第一个(IIP+); 一第八NMOS电晶体(154),其具有形成该中间阶段的第 二输出(ION)的一汲极,一连接到一第六电压偏压电 路(902)的闸极,并具有一源极连接来接收该第二差 动输入的一第二个(IIP-); 一第九NMOS电晶体(152),其具有连接到该第八NMOS电 晶体(154)之源极的一汲极,一连接到该第一电源供 应轨(VSS)的一源极,并具有一闸极连接到该第七NMOS 电晶体(153)的汲极;及 一第十NMOS电晶体(151),其具有连接到该第七NMOS电 晶体(153)之源极的一汲极,一连接到该第一电源供 应轨(VSS)的一源极,及连接到该第九NMOS电晶体(152) 之闸极的一闸极。7.如申请专利范围第1项之CMOS运 算放大器的中间阶段,进一步包含: 其中该第一PMOS电晶体(503)的该汲极藉由一负载(600 )耦合到该第一电源供应终端。8.一种CMOS运算放大 器的中间阶段,其包含: 一第一电流镜,其接收第一差动输入,并具有一第 一电流镜输入; 一第二电流镜,其接收第二差动输入,并具有一第 二电流镜输入;及 一浮动电流镜,其包含: 一第一NMOS电晶体(500),其具有耦合到一第一电源供 应终端的一汲极; 一第二NMOS电晶体(502),其具有一连接到该第一电流 镜输入的汲极,并具有耦合到该第一NMOS电晶体(500) 之闸极的闸极; 一第一PMOS电晶体(503),其具有一共同连接的一汲极 及闸极,并具有一耦合到该第一NMOS电晶体(500)的源 极之源极; 一第二PMOS电晶体(505),其具有连接到该第二NMOS电 晶体(502)的一源极,及具有一连接到该第二电流镜 输入的一汲极; 一第一电压供应(510),其具有一耦合到该第一电源 供应终端的第一终端,并具有连接到该第一NMOS电 晶体(500)及该第二NMOS电晶体(502)的一第二终端;及 一第一电流源(508),其具有连接到该第一PMOS电晶体 (503)之汲极的一第一终端,及连接到一第二电源供 应终端的一第二终端。9.如申请专利范围第8项之 CMOS运算放大器的中间阶段,其中该第一电流镜具 有提供该中间阶段的一第一输出(IOP)之输出, 其中该第二电流镜具有提供该中间阶段的一第二 输出(ION)之输出,及 其中该中间阶段进一步包含: 一第三NMOS电晶体(170),其具有连接到该中间阶段的 该第一输出(IOP)的一汲极,连接到该中间阶段的该 第二输出(ION)的一源极,并具有一闸极; 一第三PMOS电晶体(180),其具有连接到该中间阶段的 该第一输出(IOP)的一源极,连接到该中间阶段的该 第二输出(ION)的一汲极,并具有一闸极; 一第一电压偏压电路(904),其耦合到该第三NMOS电晶 体(170)的该闸极;及 一第二电压偏压电路(905),其耦合到该第三PMOS电晶 体(180)的该闸极。10.如申请专利范围第9项之CMOS运 算放大器的中间阶段,进一步包含: 一第四NMOS电晶体(800),其具有连接到该第二电源供 应终端的一汲极,连接到该中间阶段的该第一输出 (IOP)的一源极,并具有一闸极; 一第四PMOS电晶体(802),其具有耦合到该第一电源供 应终端的一汲极,连接到该中间阶段的该第二输出 (ION)的一源极,并具有一闸极; 一第三电压偏压电路(906),其耦合到该第四NMOS电晶 体(800)的该闸极;及 一第四电座偏压电路(907),其耦合到该第四PMOS电晶 体(802)的该闸极。11.如申请专利范围第10项之CMOS 运算放大器的中间阶段, 其中该第四NMOS电晶体(800),该第四PMOS电晶体(802), 及该第一及第二电流镜的电晶体为低电座装置,及 其中该第一及第二NMOS电晶体(502,500),该第一及第 二PMOS电晶体(505,503)为高电压装置,其每个具有比 该低电压装置要高的崩溃电压。12.一种CMOS运算放 大器的中间阶段,其包含: 一第一电流镜,共接收第一差动输入,并具有一第 一电流镜输入及一输出; 一第二电流镜,共接收第二差动输入,并具有一第 二电流镜输入及一输出; 一浮动电流源,包含: 一浮动电流镜,其耦合该第一电流镜输入到该第二 电流镜输入,该浮动电流镜用来取消该第一及第二 差动输入之间的输入偏移电流,以在该第一电流镜 的该输出及该第二电流镜的该输出处提供一信号, 该浮动电流镜进一步接在VDD及VSS电压轨之间,并用 来最小化由于该VDD及VSS电压轨中的变化而在该第 一电流镜的该输出及该第二电流镜的该输出处之 电流变化。13.如申请专利范围第12项之CMOS运算放 大器的中间阶段,进一步包含: 一第一电压箝制电路,其由该VDD电压轨连接到该第 一电流镜的该输出;及 一第二电压箝制电路,其由该VSS电压轨连接到该第 二电流镜的该输出,其中该第一及第二电流镜的该 电晶体包含低电压电晶体。图式简单说明: 图1所示为一接受轨至轨输入电压,或范围在该VDD 及VSS电压供应轨之间的电压,之运算放大器之典型 电路,其并提供一轨至轨输出电压; 图2所示为对于图1的该中间阶段电路之修正,其可 克服由于在该中间阶段中电流源之间的不匹配造 成的输入偏移之问题; 图3所示为提供图2的理想电流源的一电路实施; 图4所示为提供图2的理想电流源的另一电路实施; 图5所示为根据本发明提供图2的该浮动电流源200 之电路实施; 图6所示为图2的该浮动电流源200之通用架构; 图7所示为图2的该浮动电流源200之进一步通用架 构; 图8所示为用于图5电路的高及低电压装置之架构, 藉以最大化高电压供应应用的效能;及 图9所示为在具有高及低电压装置之通用形式中的 图5之电路的另一种架构,用以最大化高电压应用 的效能。 |
