发明名称 | 非易失性半导体存储器 | ||
摘要 | 本发明的课题的目的在于得到能抑制擦除时的干扰不良现象发生的非易失性半导体存储器。位线BL在矩阵的列方向上延伸而被形成。在沟道区CH上形成了栅电极9。非易失性半导体存储器具备互相连接栅电极9与字线用的栓10。各行的字线分别具有2条子字线WL。子字线WL1a、WL1b和子字线WL2a、2b分别是属于同一行的子字线。子字线WL1a与栓10<SUB>12</SUB>、10<SUB>14</SUB>接触,子字线WL1b与栓10<SUB>11</SUB>、10<SUB>13</SUB>接触,子字线WL2a与栓10<SUB>22</SUB>、10<SUB>24</SUB>接触,子字线WL2b与栓10<SUB>21</SUB>、10<SUB>23</SUB>接触。 | ||
申请公布号 | CN1380697A | 申请公布日期 | 2002.11.20 |
申请号 | CN01143671.9 | 申请日期 | 2001.12.17 |
申请人 | 三菱电机株式会社 | 发明人 | 国清辰也 |
分类号 | H01L27/10;H01L27/112 | 主分类号 | H01L27/10 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 杨凯;王忠忠 |
主权项 | 1.一种非易失性半导体存储器,其特征在于:具备:半导体衬底;在上述半导体衬底内被形成为矩阵状的多个存储单元晶体管;在上述矩阵的每列中被形成的多条位线;以及在上述矩阵的每行中被形成的多条字线,上述字线具有多条子字线,将在上述矩阵的行方向上相邻的上述存储单元晶体管的各栅电极连接到不同的上述子字线上。 | ||
地址 | 日本东京都 |