| 主权项 |
1.一种半导体装置,其系具备由至少表面为绝缘性的基板、及配设于上述基板表面上之半导体层所构成的SOI基板,上述半导体层具有其主表面上所配设的第1导电型第1活化区及第1导电型第2活化区,且包含有:隔离绝缘膜,配设于上述第1.第2的活化区之间,且在与上述基板的上述表面之间残留一部分上述半导体层的第1半导体区并于上述半导体层主表面形成;第1层间绝缘膜,形成于上述第1及第2活化区与上述隔离绝缘膜上;在上述第1层间绝缘膜上形成的氮化矽膜;以及在上述氮化矽膜表面上形成的第2层间绝缘膜。2.如申请专利范围第1项之半导体装置,其中上述基板,包括半导体基板、以及在上述半导体基板的主表面上全面配设的埋入绝缘膜,上述半导体装置更具有:在上述第1活化区的主表面上以一定的间隔距离形成的第2导电型的第1源极区及汲极区;第1闸极介以第1闸极绝缘膜在上述半导体层的主表面上形成与上述第1源极区及汲极区隔开的区域相对置;第1导电型的第1杂质区,介以上述隔离绝缘膜下的上述第1半导体区形成于上述第2活化区的以电气连接于上述第1源极区和汲极区隔开的区域;以及第1.第2及第3配线,通过贯穿上述第1和第2层间绝缘膜以及上述氮化矽膜而形成的接触孔分别与上述第1源极区、汲极区及第1杂质区连接。3.如申请专利范围第2项之半导体装置,其中上述半导体层,具有在其主面上配设的第2导电型的第3活化区及第2导电型的第4活化区,上述隔离绝缘膜,更配设于上述第3活化区及上述第1活化区和上述第4活化区之间,上述第3和第4活化区之间配设的上述隔离绝缘膜,系在与上述埋入绝缘膜之间残留有部分上述半导体层的第2半导体区,并形成于上述半导体层主表面,配设于上述第1.第4活化区间的上述隔离绝缘膜,系在与上述埋入绝缘膜之间残留有部分上述半导体层的第3半导体区,并形成于上述半导体层主表面,上述半导体装置更具有:在上述第4活化区的上述半导体层的主面上以一定的间隔距离形成的第1导电型的第2源极区及汲极区;第2闸极,介以上述第2闸极绝缘膜在上述半导体层的主表面上形成与上述第2源极区及汲极区隔开的区域相对置;以及第2导电型之第2杂质区,介以上述隔离绝缘膜下的上述第2半导体区而形成于上述第3活化区的半导体层主表面的并与上述第2源极区及汲极区隔开的区域进行电气连接,上述第1层间绝缘膜、上述氮化矽膜及上述第2层间绝缘膜,系分别延伸形成于上述第3及第4活化区的半导体层表面上,更具备有第4.第5及第6配线,系通过上述第1和第2层间绝缘膜以及上述氮化矽膜形成的接触孔分别连接于上述第2源极区和汲极区以及上述第2杂质区。4.如申请专利范围第2项之半导体装置,其中上述半导体层,还具有其主表面上配设的第2导电型的第3活化区及第2导电型的第4活化区,上述隔离绝缘膜系更配设于上述第3活化区及上述第1活化区和上述第4活化区之间,配设于上述第3和第4活化区之间的上述隔离绝缘膜系在与上述埋入绝缘膜之间残留部分上述半导体层的第2半导体区而形成于上述半导体层主表面,配设于上述第1活化区和第4活化区之间的上述隔离绝缘膜系形成到达于上述埋入绝缘膜,上述半导体装置更具有:在上述第4活化区的上述半导体层的主面上以一定的间隔距离形成的第1导电型的第2源极区及汲极区;第2控制极电极介以上述第2闸极绝缘膜在上述半导体层的主表面上形成与上述第2源极区及汲极区隔开的区域相对置;以及第2导电型的第2杂质区,介以上述隔离绝缘膜下的上述第2半导体区而形成于上述第3活化区的半导体层主表面的并与上述第2源极区及汲极区隔开的区域进行电气连接,上述第1层间绝缘膜和上述氮化矽膜以及上述第2层间绝缘膜分别延伸形成于上述第3及第4活化区的半导体层表面上,更具备有配线,系通过上述第1和第2层间绝缘膜以及上述氮化矽膜形成的接触孔分别连接于上述第2源极区和汲极区以及上述第2杂质区。5.如申请专利范围第2项之半导体装置,其中连接于上述第1源极区及汲极区的上述第1及第2配线,系包括分别相邻于上述源极区及汲极区的延伸到上述隔离绝缘膜表面的配线。6.如申请专利范围第5项之半导体装置,其中上述隔离绝缘膜下的上述第1半导体区,具有与分别相邻于上述第1源极区及汲极区的区域相同导电型的局部杂质区。7.如申请专利范围第1至6项中任一项之半导体装置,其中上述氮化矽膜包括全面形成的氮化矽膜。8.如申请专利范围第2至6项中任一项之半导体装置,其中,更具备有在上述第1源极区及汲极区的表面上形成的金属矽化物层。9.一种半导体装置之制造方法,具备有:(a)用以获得介以至少表面为绝缘性之基板而形成之具有半导体层之SOI基板的步骤,而上述半导体层在其主表面上具有第1导电型的第1及第2活化区,该制造方法更包含有:(b)包围上述第1及第2活化区,在下层区残留上述部分半导体层的第1半导体区而形成隔离绝缘膜的步骤;(f)在上述第1及第2活化区的半导体层及上述隔离绝缘膜表面上形成第1层间绝缘膜的步骤;(g)在上述第1层间绝缘膜上形成氮化矽膜的步骤;以及(h)在上述氮化矽膜的表面上形成第2层间绝缘膜的步骤。10.如申请专利范围第9项之半导体装置之制造方法,其中上述基板包括半导体基板及上述半导体基板上形成的埋入氧化膜,上述半导体装置之制造方法,更包含有:(c)在上述第2活化区的上述半导体层主表面上形成第1导电型的第1杂质区的步骤;(d)在上述第1活化区的半导体层主表面上介以第1闸极绝缘膜形成第1闸极的步骤;(e)在隔着与上述第1活化区之半导体层之上述第1闸极相对的区域主表面上每隔一定距离形成第2导电型的第1源极区及汲极区的步骤;(i)在上述第1和第2层间绝缘膜以及上述氮化矽膜上,形成分别到达上述第1源极区和汲极区以及第1杂质区的接触孔的步骤;以及(j)通过上述接触孔形成分别与上述第1源极区和汲极区以及第1杂质区连接之第1.第2及第3配线的步骤。11.如申请专利范围第10项之半导体装置之制造方法,其中上述半导体层在其主表面上还具有第2导电型的第3活化区及第2导电型的第4活化区,上述第4活化区相邻于上述第1活化区而配设,上述第3活化区相邻于上述第4活化区而配设,上述步骤(a)包括:(a-1)在上述半导体层的主表面上选择性地导入第1导电型的杂质以获得上述第1及第2活化区的步骤;及(a-2)在上述半导体层的主表面上选择性地导入第2导电型的杂质以获得上述第3及第4活化区的步骤,上述步骤(b)包括包围上述第3及第4活化区,并以在下层区残留部分上述半导体层之第2半导体区的方式而形成上述隔离绝缘膜的步骤,上述步骤(c)包括在上述第3活化区形成第2导电型的第2杂质区的步骤,上述步骤(d)包括在上述第4活化区主表面上介以第2闸极绝缘膜形成第2闸极绝缘膜的第2闸极的步骤,上述步骤(e)包括在隔着上述第4活化区之上述半导体层之上述第2闸极相对的区域主表面上以一定的间距形成第1导电型的第2源极区及汲极区的步骤,上述步骤(f)~(h)形成的上述第1层间绝缘膜和上述氮化矽膜以及上述第2层间绝缘膜,系延伸形成于上述第3及第4活化区的半导体层表面上,上述步骤(i),系包含有在上述第1和第2层间绝缘膜以及上述氮化矽膜上,形成分别到达上述第2源极区和汲极区以及上述第2杂质区之接触孔的步骤;上述步骤(j),系包括通过上述接触孔在上述第2源极区和汲极区以及上述第2杂质区内形成分别与其连接的第4和第5以及第6配线的步骤。12.如申请专利范围第10或11项之半导体装置之制造方法,其中上述步骤(i)包括:(i-1)蚀刻上述第2层间绝缘膜的步骤;(i-2)与上述步骤(i-1)独立蚀刻第1层间绝缘膜的步骤。13.如申请专利范围第12项之半导体装置之制造方法,其中在上述步骤(j)获得的接触孔,包括分别相邻于上述源极区和汲极区的在上述隔离绝缘膜上延伸形成的接触孔。14.如申请专利范围第12项之半导体装置之制造方法,其中上述步骤(i-1),包括根据与上述氮化矽膜的选择比为一定比例的第1物质进行蚀刻上述层间绝缘膜的步骤;上述步骤(i-2)包括根据与上述氮化矽膜的选择比低于上述第1物质的第2物质进行蚀刻上述层间绝缘膜的步骤。图式简单说明:图1系显示本发明实施形态1的半导体装置的剖面图。图2系显示本发明实施形态1的半导体装置的俯视图。图3系显示本发明实施形态1的半导体装置的剖面图。图4系显示本发明实施形态1的半导体装置的剖面图。图5系显示本发明实施形态1的半导体装置的剖面图。图6系显示本发明实施形态1的半导体装置的俯视图。图7系显示本发明实施形态1的半导体装置的剖面图。图8系显示本发明实施形态1的半导体装置的俯视图。图9系显示本发明实施形态1的半导体装置的制造方法的一道步骤的剖面图。图10系显示本发明实施形态1的半导体装置的制造方法的一道步骤的剖面图。图11系显示本发明实施形态1的半导体装置的制造方法的一道步骤的剖面图。图12系显示本发明实施形态1的半导体装置的制造方法的一道步骤的剖面图。图13系显示本发明实施形态1的半导体装置的制造方法的一道步骤的剖面图。图14系显示本发明实施形态2的半导体装置的剖面图。图15系显示本发明实施形态2的半导体装置的剖面图。图16系显示本发明实施形态2的半导体装置的制造方法的一道步骤的剖面图。图17系显示本发明实施形态3的半导体装置的剖面图。图18系显示本发明实施形态3的半导体装置的俯视图。图19系显示本发明实施形态3的半导体装置的剖面图。图20系显示本发明实施形态3的半导体装置的俯视图。图21系显示本发明实施形态3的半导体装置的制造方法的一道步骤的剖面图。图22系显示传统半导体装置的剖面图。图23系显示传统半导体装置的剖面图。图24系显示传统半导体装置的剖面图。 |
