| 主权项 |
1.一种IC卡之制造方法,属于包括:在半导体晶圆形成至少包含CPU与EEPROM之复数所定电路的晶圆处理过程;及切断形成有该复数电路之半导体晶圆,之后分离成分别包含上述所定电路之复数晶片的晶圆切断过程,及将该切断之晶片组装于卡以制造IC卡的组装过程,及实行该制造之IC卡之电气性特性测试的IC卡测试过程的IC卡之制造方法,其特征为:上述IC卡测试过程系包括:将上述IC卡内对于上述EEPROM之之写入命令与写入资料从IC卡之外部供给于上述IC卡的供给过程,及将上述写入命令与上述写入资料从串联形式转换成并联形式,而且在上述CPU解析转换成并联形式之上述写入命令的命令解析过程,及依照命令解析过程之结果,将转换成并联形式之上述写入资料储存于上述CPU之第1累加器的第一储存过程,及将储存于上述第一累加器之上述写入资料写入于上述EEPROM之所定记忆体格的写入过程,及在上述EEPROM内部,为了检查上述写入资料是否写入于上述所定记忆体格,读出上述所定之记忆体格之资料,实行判定上述所定记忆体格之阈値电压是否成为依照上述写入资料之阈値电压之写入检验的第一测试过程,及包含在上述第一测试过程中,判定上述所定记忆体格之阈値电压成为依照上述写入资料之阈値电压时,藉由上述CPU存取上述EEPROM之上述所定记忆体格而将上述所定记忆体格之资料储存于上述CPU之第二累加器的第二储存过程,及藉由上述CPU比较对于储存于上述第一累加器之上述EEPROM之写入资料与储存于上述第二累加器之读出资料的比较过程,及将有关于上述比较过程之比较结果之一致/不一致之资料输出至上述IC卡之外部的输出过程的第二测试过程。2.如申请专利范围第1项所述的IC卡之制造方法,其中,上述第二测试过程,系又包括上述比较结果不一致时,再实行上述第二测试过程的重试过程者。3.如申请专利范围第1项所述的IC卡之制造方法,其中,上述IC卡测试过程,系又包括在上述第一测试过程中,判定上述所定记忆体格之阈値电压未达到依照上述写入资料之阈値电压时,再实行上述写入过程的重试过程者。4.如申请专利范围第1项所述的IC卡之制造方法,其中,在上述供给过程中,对于上述EEPROM之写入命令及上述写入资料,系作为从连接于上述IC卡之测试装置依串联资料转送之串联资料,供给于上述IC卡之外部端子者。5.如申请专利范围第4项所述的IC卡之制造方法,其中,在上述输出过程中,有关于上述一致/不一致之资料系作为依串联资料转送之串联资料,于上述IC卡之外部端子供给于上述测试装置。6.如申请专利范围第1项所述的IC卡之制造方法,其中,在上述供给过程中,对于上述EEPROM之写入命令及上述写入资料,系藉由从连接于上述IC卡之测试装置所发生之电波所实行,上述电波系藉由设于上述IC卡之天线所接收,藉结合于上述天线之调变解码电路转换成串联形式者。7.如申请专利范围第6项所述的IC卡之制造方法,其中,在上述输出过程中,有关于上述一致/不一致之资料系经由上述调变解码电路及上述天线,藉电波从IC卡供给于上述测试装置者。图式简单说明:第1(a),(b)图系表示本发明之一实施形态之IC卡之概略构造的说明图。第2图系表示IC卡的内部构成图。第3图系表示IC卡之制造方法的流程图。第4图系表示IC卡之制造方法之晶片检查过程的流程图。第5图系表示COB装配过程的流程图。第6图系表示组装于塑胶卡之过程的流程图。第7图系表示IC卡制造处理0次发行过程的流程图。第8图系表示IC卡检查过程的流程图。第9图系表示一次发行处理过程的流程图。第10图系表示本发明之一实施形态的IC卡测试评价装置的构成图。第11图系表示IC卡评价装置之软体的构成图。第12图系表示EEPROM之资料写入测试的流程图。第13图系表示EEPROM之资料读取测试的流程图。第14图系表示连接测试器与IC卡的说明图。第15图系表示检验测试的流程图。第16图系表示EEPROM的构成图。第17图系表示来自安全性之观点之测试方法的流程图。 |
