一种互补型差分峰值检测电路

摘要

一种互补型差分峰值检测电路,其至少由一对互补比较器、一对电平移位跟随器、一对金属氧化物半导体(MOS)存储电容、四个MOS开关、一对放电电流源、一对偏置电流源以及一个以上分压电阻构成;当输入信号电压VIN大于等于当前上峰值电压VP时,充电开关导通,MOS存储电容被充电,上极板电压升高,使得VP的值升高,直到VP=VIN,完成上峰值的检测;当输入信号电压VIN小于当前上峰值电压VP时,充电开关闭合,MOS存储电容被缓慢放电,上极板电压降低,使VP的值降低,直到VP=VIN,完成上峰值的检测,下峰值原理相同。本实用新型的电路不仅可以减少电路走线和元器件数目,缩小集成芯片面积,降低电路设计复杂度和功耗,同时可以提高整个电路的稳定性和可靠性。

主权项

1、一种互补型差分峰值检测电路，其特征在于：至少由一对互补比较器、一对电平移位跟随器、一对金属氧化物半导体(MOS)存储电容、四个MOS开关、一对放电电流源、一对偏置电流源以及一个以上分压电阻构成；其中，第一互补比较器的输出连接第一MOS开关的源极，该MOS开关的栅极与电源相连，其漏极连接第一MOS存储电容的上极板；第一偏置电流源的输入端与电源相连，其输出连接第一电平移位跟随器的栅极，该跟随器的漏极接地，源极连接第一MOS存储电容的上极板，第一偏置电流源的输出同时连接第一、第二分压电阻，该两电阻串联；第一MOS存储电容下极板接地，第一放电电流源与第一MOS存储电容并联；第三MOS开关的源极连接第一信号端，其栅极接地，漏极连接第一MOS存储电容的上极板；第二互补比较器的输出连接第二MOS开关的源极，该MOS开关的栅极接地，其漏极连接第二MOS存储电容的上极板，该MOS存储电容的下极板接地；第二电平移位跟随器的源极连接第二MOS存储电容的上极板，其漏极连接电源，栅极连至第二偏置电流源的输入端，该偏置电流源的输出接地，第二偏置电流源的输入端同时连接第三、第四分压电阻，该两电阻串联；第二放电电流源的正、负两端分别与电源和第二MOS存储电容的上极板相连；第四MOS开关的源极连接第二信号端，其栅极接电源，漏极连接第二MOS存储电容的上极板；第二、第四分压电阻的一端相连，第一、第二互补比较器的负输入端相连，并同时连接一输入信号，第一、第二互补比较器的正输入端分别连接第一、第二电平移位跟随器的栅极。