| 摘要 |
<p>본 발명은 상기한 열공정의 수를 감소시켜서, 소자 특성의 변화를 방지할 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명은 셀 영역 및 주변 영역이 한정된 반도체 기판 상부에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 양측벽에 측벽 스페이서를 형성하는 단계와, 상기 주변 영역에 해당하는 게이트 전극 양측에 접합용 불순물을 이온 주입하는 단계와, 상기 주변 영역의 반도체 기판 결과물 상부에 성장 억제용층을 형성하는 단계와, 상기 노출된 셀 영역의 접합 예정 영역 상부에 불순물이 도핑된 에피택셜층을 성장시키는 단계, 및 상기 성장 억제용층을 제거하는 단계를 포함하며, 상기 도핑된 에피택셜층 성장시, 주변 영역에 이온 주입된 불순물들은 반도체 기판내로 확산되어 접합 영역을 이루고, 셀 영역에서는 도핑된 에피택셜층내의 불순물이 일부 반도체 기판내로 확산되는 것을 특징으로 한다.</p> |
