避免因探针接触而破坏之焊垫构造

摘要

一种避免因探针接触而破坏之焊垫设计，应用于积体电路产品上，至少包括：主焊垫与副焊垫。其中主焊垫与副焊垫相互连接。主焊垫系用以积体电路封装接线用；副焊垫系用以积体电路晶片测试用。因此，可以避免主焊垫在IC功能测试之后因测试探针穿刺受损的情形，进而提高积体电路在封装接线时的可靠度。

主权项

1.一种避免因探针接触而破坏之焊垫构造,至少包括:一主焊垫,用以封装;以及一副焊垫,可接触一测试探针,且该副焊垫与该主焊垫连接。2.如申请专利范围第1项所述之焊垫构造,其中该主焊垫与该副焊垫间以一连接线相互连接。3.如申请专利范围第1项所述之焊垫构造,其中该相对应副焊垫之排列对应于晶片探针测试所用之探针排列。4.如申请专利范围第3项所述之焊垫构造,其中该主焊垫与副焊垫系呈直线排列(LinearPad)。5.如申请专利范围第3项所述之焊垫构造,其中该主焊垫与副焊垫系呈交错排列(Staggered Pad)。6.如申请专利范围第1项所述之焊垫构造,其中该主焊垫上有一锡球(Bump Ball)。7.如申请专利范围第1项所述之焊垫构造,系应用于一覆晶封装(Flip Chip)。图式简单说明:第1图绘示传统IC产品的基本生产流程。第2图绘示进行晶片探针(Chip Probing),测试探针对焊垫之损害。第3A图绘示依照本发明一较佳实施例的一种焊垫构造的上视图。第3B图显示依照本发明一较佳实施例的一种焊垫构造的剖面图。第4A图显示依照本发明一较佳实施例之焊垫之直线排列型态。第4B图显示依照本发明一较佳实施例之焊垫之一种交错排列型态。第4C图显示依照本发明另一较佳实施例之焊垫之另一种交错排列型态。第5图绘示本发明之焊垫在高接脚数IC的应用。第6A图绘示依照本发明一较佳实施例之焊垫应用于覆晶封装(flip chip)之上视图。第6B图绘示依照本发明一较佳实施例之焊垫应用于覆晶封装(flip chip)之剖面图。