| 摘要 |
<p>본 발명은 캐패시터의 Pt 상부전극 상에 형성되는 Ti접착막으로부터 강유전체막으로 Ti가 확산되는 것을 효과적으로 방지할 수 있는 FRAM 제조 방법에 관한 것으로, 하부전극, SBT(SrBiTaO), SrBiNbO, SrBi(Ta,Nb)O등의 이층 페롭스카이트 구조를 갖는 강유전체막 및 Pt 상부전극으로 이루어진 강유전체 캐패시터를 덮는 층간절연막을 선택적으로 식각하여 Pt 상부전극을 노출시키는 제1 콘택홀을 형성하고, TiN막을 증착하고 패터닝하여 Pt 상부전극 상에 TiN막 패턴을 형성하고, 트랜지스터의 접합영역을 노출시키는 제2 콘택홀을 형성하고, Ti막 및 TiN막을 차례로 형성하여 캐패시터 콘택 영역에 Pt 상부전극/TiN/Ti/TiN 적층구조를 형성하여 Pt 상부전극을 통한 Ti의 확산에 따른 캐패시터 열화현상을 방지하는데 그 특징이 있다. 캐패시터 콘택 이외의 영역에는 기판과 Ti가 접하게 되어 배선 재료 박막의 접착력 및 금속 콘택 저항에 대한 문제를 해결할 수 있다.</p> |
