| 摘要 |
<p>본 발명은 게이트를 역 T형으로 형성하여 핫캐리어 및 펀치쓰루현상을 방지하면서 제조비용을 감소시킬 수 있는 반도체 소자의 제조방법을 제공한다. 본 발명에 따라, 제 1 도전형 반도체 기판 상에 게이트 산화막, 제 1 도전형과 반대 도전형의 제 2 도전형의 제 1 도전막 및 제 1 절연막을 순차적으로 형성하고, 제 1 절연막에 제 1 도전막의 일부를 노출시키는 트렌치를 형성한다. 그런 다음, 트렌치의 측벽에 제 2 절연막의 제 1 스페이서를 형성하고, 제 1 스페이서가 형성된 상기 트렌치에 제 2 도전막을 매립시켜 상부 게이트를 형성한 후, 상부 게이트 및 제 1 스페이서를 식각 마스크로하여 제 1 절연막 및 제 1 도전막을 식각하여 하부 게이트를 형성하여 상부 게이트 및 하부 게이트로 이루어진 역 T형 게이트를 형성한다. 그런 다음, 하부 게이트의 양 측 기판에 제 2 도전형의 LDD 영역을 형성하고, 제 1 스페이서를 제거하여 역 T형 게이트를 완전히 노출시킨 후, 상부 게이트 양 측의 기판에 상기 LDD 영역을 둘러싸도록 제 1 도전형의 펀치스톱층을 형성한다. 그리고 나서, 상부 게이트의 측벽에 제 3 절연막의 제 2 스페이서를 형성하고, 제 2 스페이서가 형성된 상기 역 T형 게이트의 측벽에 제 4 절연막의 제 3 스페이서를 형성한 후, 제 3 스페이서 양 측의 펀치스톱층 내에 제 2 도전형 소오스/드레인을 형성한다.</p> |
