| 发明名称 |
Verfahren zur Herstellung eines BiCMOS-Halbleiterbauteils mit vergrabener Schicht |
| 摘要 |
|
| 申请公布号 |
DE68929415(D1) |
申请公布日期 |
2002.08.14 |
| 申请号 |
DE19896029415 |
申请日期 |
1989.04.27 |
| 申请人 |
KABUSHIKI KAISHA TOSHIBA, KAWASAKI |
发明人 |
MAEDA, TAKEO |
| 分类号 |
H01L21/74;H01L21/8249;H01L27/06;H01L27/092;H01L27/115;(IPC1-7):H01L27/06 |
主分类号 |
H01L21/74 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
