| 主权项 |
1.一种在半导体结构中以邻近层改善低介电常数材质层黏着性的方法,该结构具有一盖帽层,一黏着促进剂层,一低介电常数层与一蚀刻终止层,其特征至少包含:沈积一黏着薄膜在该低介电常数层上,该黏着薄膜具有有机键与无机键。2.如申请专利范围第1项之方法,其中上述之低介电常数层为一高分子层藉由旋涂方式形成。3.如申请专利范围第1项之方法,其中上述之薄膜层形成温度介于60℃至150℃之间。4.如申请专利范围第3项之方法,其中藉由上述之薄膜层处理成疏水性表面。5.如申请专利范围第4项之方法,其中上述之薄膜藉由蒸镀方式形成。6.如申请专利范围第5项之方法,其中上述之薄膜厚度介于10埃至100埃之间。7.如申请专利范围第6项之方法,其中上述之薄膜为一HMDS薄膜。8.一种在半导体结构中以邻近层改善低介电常数材质层黏着性的方法,该方法至少包括:提供一半导体结构;形成一盖帽层在该半导体结构上;形成一黏着促进剂层在该盖帽层上;形成一低介电常数层在该黏着促进剂层上;沈积一HMDS薄膜在该低介电常数层上,该HMDS薄膜具有机与无机键;及形成一蚀刻终止层在该HMDS薄膜上。9.如申请专利范围第8项之方法,其中上述之低介电常数层为一高分子材料层藉由旋涂方式形成。10.如申请专利范围第1项之方法,其中上述之薄膜层形成温度介于60℃至150℃之间。11.如申请专利范围第10项之方法,其中藉由上述之薄膜层处理成疏水性表面。12.如申请专利范围第11项之方法,其中上述之薄膜藉由蒸镀方式形成。13.如申请专利范围第12项之方法,其中上述之薄膜厚度介于10埃至100埃之间。14.一种在半导体结构中以邻近层改善低介电常数材质层黏着性的方法,该方法至少包括:提供一半导体结构;形成一盖帽层在该半导体结构上;形成一第一黏着促进剂层在该盖帽层上;形成一第一高分子层在该第一黏着促进剂层上;沈积一第一HMDS薄膜在该第一高分子材料层上,该第一HMDS薄膜具有机与无机键;形成一蚀刻终止层在该第一HMDS薄膜上;形成一第二黏着促进剂层在该蚀刻终止层上;形成一第二高分子层在该第二黏着促进剂层上;沈积一第二HMDS薄膜在该第二高分子层上,该第二HMDS薄膜具有机与无机键;及形成一硬遮罩层在该第二HMDS薄膜上。15.如申请专利范围第14项之方法,其中上述之薄膜层形成温度介于60℃至150℃之间。16.如申请专利范围第15项之方法,其中藉由上述之薄膜层处理成疏水性表面。17.如申请专利范围第16项之方法,其中上述之薄膜藉由蒸镀方式形成。18.如申请专利范围第17项之方法,其中上述之薄膜厚度介于10埃至100埃之间。图式简单说明:第一图为传统方法低介电常数介电质应用在金属镶嵌结构中的剖面示意图;及第二A-二E图为本发明方法低介电常数介电质应用在金属镶嵌结构中的剖面示意图。 |
