| 主权项 |
1.一种非挥发性记忆元件,包括: 两个凸出于半导体基底之隔离结构; 两个介电间隔物,设于上述两个隔离结构之相对侧 壁; 一隧穿介电层与一浮置闸极,设于该基底上且局限 在上述两个介电间隔物之间;以及 一控制闸极,设于该浮置闸极之上,且两者间介有 一闸极间介电层。2.如申请专利范围第1项所述之 非挥发性记忆元件,其中该介电间隔物的宽度为100 -2000。3.如申请专利范围第1项所述之非挥发性 记忆元件,其中该介电间隔物为氧化矽或氮化矽。 4.如申请专利范围第1项所述之非挥发性记忆元件, 其中该介电间隔物为掺杂氧化矽或掺杂氮化矽。5 .如申请专利范围第1项所述之非挥发性记忆元件, 其中该浮置闸极的材质系择自下列所组成之族群: 掺杂复晶矽、掺杂非晶矽、以及金属。6.如申请 专利范围第1项所述之非挥发性记忆元件,其中该 浮置闸极的材质为掺杂复晶矽。7.如申请专利范 围第1项所述之非挥发性记忆元件,其中该控制闸 极的材质系择自下列所组成之族群:掺杂复晶矽以 及复晶矽化金属。8.如申请专利范围第1项所述之 非挥发性记忆元件,其中该控制闸极的材质为掺杂 复晶矽。9.如申请专利范围第1项所述之非挥发性 记忆元件,其中更包括一轻掺杂区,设于该浮置闸 极两侧的基底中。10.如申请专利范围第1项所述之 非挥发性记忆元件,其中该浮置闸极的底面积小于 其上表面积。11.一种非挥发性记忆元件,包括: 两个凸出于半导体基底之隔离结构; 两个介电间隔物,设于上述两个隔离结构之相对侧 壁,且两个介电间隔物之间的距离即为闸极宽度; 一隧穿介电层与一浮置闸极,设于该基底上且局限 在上述两个介电间隔物之间,其中该浮置闸极的上 表面与上述隔离结构的上表面实质上为共平面;以 及 一闸极间介电层与一控制闸极,设于该浮置闸极与 上述隔离结构之共平面上。12.如申请专利范围第 11项所述之非挥发性记忆元件,其中该介电间隔物 的宽度为100-2000。13.如申请专利范围第11项所述 之非挥发性记忆元件,其中该介电间隔物为氧化矽 或氮化矽。14.如申请专利范围第11项所述之非挥 发性记忆元件,其中该介电间隔物为掺杂氧化矽或 掺杂氮化矽。15.如申请专利范围第11项所述之非 挥发性记忆元件,其中更包括一轻掺杂区,设于该 浮置闸极两侧的基底中。16.如申请专利范围第11 项所述之非挥发性记忆元件,其中该浮置闸极的底 面积小于其上表面积。17.如申请专利范围第11项 所述之非挥发性记忆元件,其中上述两个介电间隔 物之间所定义的闸极宽度小于微影极限。18.一种 非挥发性记忆元件的制造方法,包括下列步骤: 形成两个凸出于半导体基底之隔离结构; 形成两个介电间隔物于上述两个隔离结构之相对 侧壁; 形成一隧穿介电层与一浮置闸极于该基底上且局 限在上述两个介电间隔物之间;以及 依序形成一闸极间介电层与一控制闸极于该基底 上。19.如申请专利范围第18项所述之方法,其中该 介电间隔物的宽度为100-2000。20.如申请专利范 围第18项所述之方法,其中该介电间隔物为氧化矽 或氮化矽。21.如申请专利范围第18项所述之方法, 其中该介电间隔物为掺杂氧化矽或掺极氮化矽。 22.如申请专利范围第18项所述之方法,其中该浮置 闸极的材质系择自下列所组成之族群:掺杂复晶矽 、掺杂非晶矽、以及金属。23.如申请专利范围第 18项所述之方法,其中该浮置闸极的材质为掺杂复 晶矽。24.如申请专利范围第18项所述之方法,其中 该控制闸极的材质系择自下列所组成之族群:掺杂 复晶矽以及复晶矽化金属。25.如申请专利范围第 18项所述之方法,其中该控制闸极的材质为掺杂复 晶矽。26.如申请专利范围第18项所述之方法,其中 更包括形成一轻掺杂区于该浮置闸极两侧的基底 中。27.如申请专利范围第18项所述之方法,其中该 浮置闸极的底面积小于其上表面积。28.一种非挥 发性记忆元件的制造方法,包括下列步骤: 形成一罩幕层于一半导体基底上; 定义该罩幕层与该半导体基底,以于该基底中形成 复数个浅沟槽; 以一氧化材料填入上述浅沟槽中,形成复数个凸出 于该基底的隔离氧化物; 去除该罩幕层而在上述隔离氧化物之间露出一闸 极开口; 形成两个介电间隔物于上述隔离结构之相对侧壁, 且两个介电间隔物之间的距离即为闸极宽度; 形成一隧穿介电层于该基底上且介于上述两个介 电间隔物之间; 形成一浮置闸极层于该隧穿介电层上,且完全填满 该闸极开口; 对该浮置闸极层进行平坦化,以与上述隔离氧化物 形成一共平面;以及 依序形成一闸极间介电层与一控制闸极层于该浮 置闸极层与上述隔离氧化物的共平面上。29.如申 请专利范围第28项所述之方法,其中该罩幕层包含 一垫氧化层与氮化矽层的堆叠结构。30.如申请专 利范围第28项所述之方法,其中该罩幕层的厚度为 200-3500。31.如申请专利范围第28项所述之方法, 其中该介电间隔物的宽度为100-2000。32.如申请 专利范围第28项所述之方法,其中该介电间隔物为 氧化矽或氮化矽。33.如申请专利范围第28项所述 之方法,其中该介电间隔物为掺杂氧化矽或掺杂氮 化矽。34.如申请专利范围第28项所述之方法,其中 更包括形成一轻掺杂区于该浮置闸极两侧的基底 中。35.如申请专利范围第28项所述之方法,其中该 浮置闸极的底面积小于其上表面积。36.如申请专 利范围第28项所述之方法,其中上述两个介电间隔 物之间所定义的闸极宽度小于微影极限。37.一种 非挥发性记忆元件的制造方法,包括下列步骤: 形成一垫氧化层与一氮化矽层于一半导体基底上; 定义该氮化层、该垫氧化层与该半导体基底,以于 该基底中形成复数个浅沟槽; 以一氧化材料填入上述浅沟槽中,形成复数个凸出 于该基底的隔离氧化物; 去除该氮化矽层而在上述隔离氧化物之间露出一 闸极开口; 形成两个掺杂介电间隔物于上述隔离结构之相对 侧壁,且两个掺杂介电间隔物之间的距离即为闸极 宽度; 去除该垫氧化层; 以热氧化法形成一隧穿介电层于该基底上且介于 上述两个掺杂介电间隔物之间,并同时于上述两个 掺杂介电间隔物底下形成一轻掺杂区; 形成一浮置闸极层于该隧穿介电层上,且完全填满 该闸极开口; 对该浮置闸极层进行平坦化,以与上述隔离氧化物 形成一共平面,以及 依序形成一闸极间介电层与一控制闸极层于该浮 置闸极层与上述隔离氧化物的共平面上。图式简 单说明: 第1至6图为一系列剖面图,用以说明本发明一较佳 实施例制作非挥发性记忆元件的流程。 |
