| 主权项 |
1.一种容错积体功率电路,其包含: a.复数个功率电晶体,每个具有一电源源极,每个电 源源极是电耦合至一共源极线路;一电源闸极及一 电源汲极,每个电源汲极是电耦合至一共汲极线路 ;复数个功率电晶体可将一电源电流从该源极线路 向到该汲极线路; b.一第一复数个控制电晶体,第一复数个控制电晶 体之其中每一者具有一第一源极、一第一闸极及 一第一汲极,第一复数个控制电晶体之其中每一者 的第一汲极可电耦合至该等功率电晶体之其中不 同一者之对应电源闸极; c.一第一电晶体控制电路,其可产生一第一控制信 号,该第一控制信号可电耦合至第一复数个控制电 晶体之其中每个第一闸极; d.至少一第二复数个控制电晶体,第二复数个控制 电晶体之其中每一者具有一第二源极、一第二闸 极及一第二汲极,第二复数个控制电晶体之其中每 一者的第二汲极可电耦合至该等功率电晶体之其 中不同一者之对应电源闸极; e.一第二电晶体控制电路,其可产生一第二控制信 号,该第二控制信号是电耦合至第二复数个控制电 晶体之其中每个第二闸极;及 f.复数个电流源,每个电流源是电耦合至复数个功 率电晶体之一不同电源闸极,如此便能以与该电源 闸极有关的一预定方向拉曳电流。2.如申请专利 范围第1项之容错积体功率电路,其是在单一积体 电路晶片上实施,其中该第一电晶体控制电路是在 该积体电路晶片上与该第二电晶体控制电路隔开 。3.如申请专利范围第2项之容错积体功率电路,其 中第一复数个控制电晶体是在该积体电路晶片上 与第二复数个控制电晶体隔开。4.如申请专利范 围第1项之容错积体功率电路,其是在单一积体电 路晶片上实施,其中第一复数个控制电晶体是在积 体电路晶片上与第二复数个控制电晶体隔开。5. 如申请专利范围第4项之容错积体功率电路,其中 该第一电晶体控制电路是在该积体电路晶片上与 该第二电晶体控制电路隔开。6.如申请专利范围 第1项之容错积体功率电路,其中每个电晶体包含 一场效电晶体。7.如申请专利范围第6项之容错积 体功率电路,其中每个场效电晶体是一金属氧化半 导体场效电晶体。8.一种容错积体功率电路,其包 含: a.复数个功率电体,其是配置在单一积体电路晶片, 每个具有一电源源极、每个电源源极是电耦合至 一共源极线路、一电源闸极及一电源汲极,每个电 源汲极是电耦合至一共汲极线路,复数个功率电晶 体可将一电源电流从该源极线路向到该汲极线路; b.一第一复数个控制电晶体,其是配置在单一积体 电路晶片,第一复数个控制电晶体之其中每一者具 有一第一源极、一第一闸极及一第一汲极,第一复 数个控制电晶体之其中每一者之该第一汲极是电 耦合至该等功率电晶体之不同一者的对应电源闸 极; c.一第一电晶体控制电路,其是配置在单一积体电 路晶片,其可产生一第一控制信号,该第一控制信 号可电耦合至第一复数个控制电晶体之每个第一 闸极; d.至少一第二复数个控制电晶体,其是配置在单一 积体电路晶片,而且是与第一复数个控制电晶体隔 开,第二复数个控制电晶体之其中每一者具有一第 二源极、一第二闸极及一第二汲极,第二复数个控 制电晶体之其中每一者之该第二汲极可电耦合至 该等功率电晶体之其中不同一者之对应电源闸极; e.一第二电晶体控制电路,其是配置在单一积体电 路上,而且与该第一电晶体控制电路隔开,其可产 生一第二控制信号,该第二控制信号是电耦合至第 二复数个控制电晶体之其中每个第二闸极;及 f.复数个电流源,每个电流源是电耦合至复数个功 率电晶体之一不同电源闸极,如此便能以与该电源 闸极有关的一预定方向拉曳电流。9.如申请专利 范围第8项之容错积体功率电路,其中每个电晶体 包含一场效电晶体。10.如申请专利范围第9项之容 错积体功率电路,其中每个场效电晶体是一金属氧 化半导体场效电晶体。图式简单说明: 图1是一先前技艺电路之一电路图。 图2是根据本发明的一具体实施例之一电路图。 图3是根据本发明的一具体实施例之一积体电路设 计图。 图4显示根据本发明的一多重重覆电路,其系制造 于一半导体晶片上。 |
