| 主权项 |
1.一种于一半导体晶片表面制作复数个主动像素感测器(active pixel sensor)的方法,该半导体晶片包含有一P型基底(P-type substrate)、一主动像素感测区域(active pixelsensor region)以及一周边电路区(peripherycircuits region),该方法包含有下列步骤:进行一第一黄光制程,于该半导体晶片表面形成一第一主动像素感测区块罩幕(active pixel sensor blockmask, APSB mask),以覆盖住该主动像素感测区域;进行一第一离子布植制程,以于未被该第一主动像素感测区块罩幕所覆盖之该半导体晶片表面形成至少一第一型井(well);去除该第一主动像素感测区块罩幕;进行一第二黄光制程,于该半导体晶片表面形成一第二主动像素感测区块罩幕(APSB mask)以及至少一第一型井罩幕,以分别覆盖住该主动像素感测区域以及该周边电路区中非第二型井的区域;进行一第二离子布植制程,以于未被该第二主动像素感测区块罩幕以及该第一型井罩幕所覆盖之该半导体晶片表面形成至少一第二型井;去除该第二主动像素感测区块罩幕以及该第一型井罩幕;以及于该主动像素感测区域表面形成至少一感光二极体(photodiode)以及至少一互补式金氧半导体(complementary metal-oxide semicon-ductor, CMOS)电晶体。2.如申请专利范围第1项之方法,其中该第一黄光制程另形成有至少一第二型井罩幕,以覆盖住该周边电路区中非第一型井的区域。3.如申请专利范围第1项之方法另包含有一制作绝缘层的步骤,用来形成复数个绝缘层,以隔绝各该感光二极体以及各该CMOS电晶体。4.如申请专利范围第3项之方法,其中该复数个绝缘层包含有一场氧化层(field oxide, FOX)或浅沟隔离(shallow trench isolation, STI)。5.如申请专利范围第1项之方法,其中该第一主动像素感测区块罩幕以及该第二主动像素感测区块罩幕系用来避免于该主动像素感测区域中形成任何之该第一型井以及该第二型井,以提高该感光二极体的量子效率(quantum efficiency, QE)。6.如申请专利范围第1项之方法,其中该第一型井系为一N型井,该第二型井系为一P型井。7.如申请专利范围第1项之方法,其中该第一型井系为一P型井,该第二型井系为一N型井。8.一种于一半导体晶片表面制作一主动像素感测器(active pixel sensor)的方法,该半导体晶片之基底(substrate)内包含一主动像素感测区域以及一周边电路区,该周边电路区系用来形成复数个由N型通道金属氧化半导体(NMOS)与P型通道金属氧化半导体(PMOS)所构成的互补式金属氧化半导体(CMOS),该主动像素感测区域系用来形成复数个光电感应电晶体(APS transistor)以及复数个感光二极体(photodiode),该方法包含有下列步骤:于该半导体晶片的表面,形成一二氧化矽(SiO2)层以及一氮化矽(Si3N4)层;进行一第一黄光制程,以定义出周边电路区中之CMOS电晶体的主动区域,以及主动像素感测区域中之像素单元的主动区域;进行一蚀刻制程,以去除未被该第一黄光制程之光阻保护的该氮化矽层;形成一主动像素感测区域光罩(active pixelsensor blockmask, APS Bmask),以定义出周边电路区中用来制作PMOS电晶体的N型井区,并遮蔽住该周边电路区中的其他区域以及整个该主动像素感测区域;进行一第一离子布植制程,以于该半导体晶片表面形成复数个N型井(N Well)区;于该半导体晶片上形成复数个隔绝该NMOS、该PMOS以及该像素单元之场氧化层(field oxide, FOX);进行一第二离子布植制程,以调整该主动区域中的起始电压;形成各该NMOS、各该PMOS以及各该光电感应电晶体之闸极以及侧壁子(spacer);进行一第三黄光制程,形成一感测器光罩(sensor mask),以定义出该感光二极体区域,且该感光二极体区域系与该光电感应电晶体之汲极为同一区域;进行一第三离子布植制程,以对该感光二极体区域进行一N-感光掺杂(sensor implantion)制程;进行一第四黄光制程,以暴露出该主动像素感测区域中的光电感应电晶体;进行一第四离子布植制程,以形成该主动像素感测区域中之各该光电感应电晶体的源极/汲极(source/drain, S/D);进行一第五黄光制程,以暴露出周边电路区之NMOS电晶体;进行一第五离子布植制程,以形成该周边电路区之各该NMOS电晶体的源极/汲极(source/drain, S/D);进行一第六黄光制程,以暴露出周边电路区之PMOS电晶体,并遮蔽该周边电路区的其余部分以及该主动像素感测区;进行一第六离子布植制程,以形成该周边电路区之各该PMOS电晶体的源极/汲极;进行一高温活化制程,以驱入(driving in)各该源极/汲极以及各该感光二极体区域中的掺质,完成该光电感应电晶体以及该CMOS之制作。9.如申请专利范围第8项之方法,另包含有一通道阻绝制程,施行于该场氧化层的制程之前,该通道阻绝制程包含有下列步骤:进行一黄光制程,以形成一图案化之光阻层,遮蔽该周边电路区之该PMOS电晶体以及该主动像素感测区;于该半导体晶片表面进行一P型离子布植制程,以于预定形成各该NMOS电晶体的区域周围形成一通道阻绝;以及去除该图案化之光阻层。10.如申请专利范围第8项之方法,其中制作该场氧化层之方法包含有下列步骤:利用一热炉管进行一湿式氧化制程,以于该半导体晶片上未被该氮化矽层保护的部份,形成一场氧化层;以及进行一湿蚀刻制程,以剥除该半导体晶片上之该氮化矽层。11.如申请专利范围第8项之方法,其中制作该半导体晶片上之各该NMOS以及各该PMOS之闸极方法包含有下列步骤:利用热炉管进行一乾式氧化制程,以于该半导体晶片上形成一闸氧化层;利用低压化学气相沈积法,以于该闸氧化层表面形成一多晶矽层;进行一离子布植制程,以掺杂该多晶矽层;于该多晶矽层表面形成一矽化金属层;进行一黄光制程,以定义出各该CMOS电晶体以及各该光电感应电晶体的闸极图案;进行一蚀刻制程,以去除未被该黄光制程之光阻层所保护之该矽化金属层、该掺杂多晶矽层以及该闸氧化层;以及去除该光阻层。12.如申请专利范围第8项之方法,另包含有一斜角度(angled)之离子植入制程,以形成各该MOS电晶体的轻掺杂源极/汲极(lightly doped drain,LDD)。13.一种于一半导体晶片表面制作一主动像素感测器(active pixel sensor)的方法,该半导体晶片之基底(substrate)内包含一主动像素感测区域以及一周边电路区,该周边电路区系用来形成复数个由N型通道金属氧化半导体(NMOS)与P型通道金属氧化半导体(PMOS)所构成的互补式金属氧化半导体(CMOS),该主动像素感测区域系用来形成复数个光电感应电晶体(APS transistor)以及复数个感光二极体(photodiode),该方法包含有下列步骤:于该半导体晶片的表面,形成一二氧化矽(SiO2)层以及一氮化矽(Si3N4)层;进行一第一黄光制程,以定义出周边电路区中之CMOS电晶体的主动区域,以及主动像素感测区域中之像素单元的主动区域;进行一蚀刻制程,以去除未被该第一黄光制程之光阻保护的该氮化矽层;形成一主动像素感测区域光罩(active pixel sensorblock mask, APS Bmask),以定义出周边电路区中用来制作PMOS电晶体的N型井区,并遮蔽住该周边电路区中的其他区域以及整个该主动像素感测区域;进行一第一离子布植制程,以于该半导体晶片表面形成复数个N型井(N Well)区;于该半导体晶片上形成复数个隔绝该NMOS、该PMOS以及该像素单元之场氧化层(FOX);进行一第二离子布植制程,以调整该主动区域中的起始电压;形成各该NMOS、各该PMOS以及各该光电感应电晶体之闸极以及侧壁子(spacer);进行一第三黄光制程,以暴露出该主动像素感测区域中的光电感应电晶体;进行一第三离子布植制程,以形成该主动像素感测区域中之各该光电感应电晶体的源极/汲极(S/D);进行一第四黄光制程,形成一感测器光罩(sensor mask),以定义出该感光二极体区域,且该感光二极体区域系与该光电感应电晶体之汲极为同一区域;进行一第四离子布植制程,以对该感光二极体区域进行一N-感光掺杂(sensor implantion)制程;进行一第五黄光制程,以暴露出周边电路区之NMOS电晶体;进行一第五离子布植制程,以形成该周边电路区之各该NMOS电晶体的源极/汲极(S/D);进行一第六黄光制程,以暴露出周边电路区之PMOS电晶体,并遮蔽该周边电路区的其余部分以及该主动像素感测区;进行一第六离子布植制程,以形成该周边电路区之各该PMOS电晶体的源极/汲极;进行一高温活化制程,以驱入(driving in)各该源极/汲极以及各该感光二极体区域中的掺质,完成该光电感应电晶体以及该CMOS之制作。14.如申请专利范围第13项之方法,另包含有一通道阻绝制程,施行于该场氧化层的制程之前,该通道阻绝制程包含有下列步骤:进行一黄光制程,以形成一图案化之光阻层,遮蔽该周边电路区之该PMOS电晶体以及该主动像素感测区;于该半导体晶片表面进行一P型离子布植制程,以于预定形成各该NMOS电晶体的区域周围形成一通道阻绝;以及去除该图案化之光阻层。15.如申请专利范围第13项之方法,其中制作该场氧化层之方法包含有下列步骤:利用一热炉管进行一湿式氧化制程,以于该半导体晶片上未被该氮化矽层保护的部份,形成一场氧化层;以及进行一湿蚀刻制程,以剥除该半导体晶片上之该氮化矽层。16.如申请专利范围第13项之方法,其中制作该半导体晶片上之各该NMOS以及各该PMOS之闸极方法包含有下列步骤:利用热炉管进行一乾式氧化制程,以于该半导体晶片上形成一闸氧化层;利用低压化学气相沈积法,以于该闸氧化层表面形成一多晶矽层;进行一离子布植制程,以掺杂该多晶矽层;于该多晶矽层表面形成一矽化金属层;进行一黄光制程,以定义出各该CMOS电晶体以及各该光电感应电晶体的闸极图案;进行一蚀刻制程,以去除未被该黄光制程之光阻层所保护之该矽化金属层、该掺杂多晶矽层以及该闸氧化层;以及去除该光阻层。17.如申请专利范围第13项之方法另包含有一第七离子植入制程,以形成各该MOS电晶体的轻掺杂源极/汲极(LDD)。图式简单说明:图一为习知主动像素感测器的结构示意图。图二为习知主动像素感测器中汲极与掺杂区共用的结构示意图。图三为习知影像感测晶片中进行N型井与P型井植入的示意图。图四为习知部分P型井之主动像素感测器的结构示意图。图五为习知影像感测晶片中进行N型井与部分P型井植入的示意图。图六为本发明主动像素感测器的结构示意图。图七至图十四为本发明主动像素感测器的制程示意图。 |
