半导体装置中金属配线之形成方法(一)

摘要

本发明系揭露一种半导体元件中金属导线之形成方法。为了改善以CVD法将铜填充于超细结构嵌入式图样之制程技术中沈积速度低的问题，本发明使用了一种CECVD法，其系形成了一种用来提高铜沈积速度的化学促进剂层，然后藉着使用铜先质(precusor)的MOCVD法来形成铜导线的嵌入式图样，其中扩散阻隔膜系以间隔层的形式形成于嵌入式图样的侧壁上，以避免在通孔(via)部分的扩散阻隔膜提高了通孔电阻，并且，化学促进剂层系选择性的形成于嵌入式图样所曝露的防蚀刻膜及较低金属层上，因此可以选择性的部分填充。因此，本发明可促进铜填充于超细结构，并用同时使铜导线的电阻最大化。

主权项

1.一种半导体元件中金属导线之形成方法,包括以下步骤:提供一个基板,其中在较低金属层上形成一层由第一、第二和第三隔离膜所构成的内层隔离膜;在该内层隔离膜上形成一层由槽通和通孔所构成的嵌入式图样;在该槽沟和通孔的侧壁上形成一扩散阻隔膜间隔层;在构成该槽构底部的该第二隔离膜上及构成该通孔底部的该较低金属层上,选择性的形成一种化学促进剂层;藉由化学气相沈积法形成一铜层;以及进行氢气还原锻烧和化学机械研磨法,以形成铜金属导线。2.如申请专利范围第1项之半导体元件中金属导线之形成方法,其中如果该较低金属层系由钨和铝所制成,在该嵌入式图样形成之后以RF电浆来进行清洁程序。3.如申请专利范围第1项之半导体元件中金属导线之形成方法,其中如果该较低金属层系由铜所制成,在该嵌入式图样形成之后以反应清洁法来进行清洁程序。4.如申请专利范围第1项之半导体元件中金属导线之形成方法,其中该扩散阻隔间隔层系藉由在包括该嵌入式图样的整个结构上形成厚度为50-500之扩散薄膜,并且接着进行毯覆式蚀刻方法而形成。5.如申请专利范围第1项之半导体元件中金属导线之形成方法,其中该扩散阻隔膜间隔层系使用至少一种离子化的PVD氮化钛、CVD氮化钛、MOCVD氮化钛、离子化的PVD钽、离子化的PVD氮化钽、CVD钽、CVD氮化钽、CVD氮化钨、CVD氮化钛铝、CVD氮化钛矽和CVD氟化钽矽所形成。6.如申请专利范围第1项之牛导体元件中金属导线之形成方法,其中该扩散阻隔膜间隔层系使用SiN或SiON所形成。7.如申请专利范围第1项之半导体元件中金属导线之形成方法,其中该化学促进剂层之厚度为50-500,且系在-20-300℃的温度下,处理含碘之液态化合物、Hhfacl/2H2O、Hhfac、TMVS、纯碘、含碘气体和水蒸气其中一种的触媒1-600秒而形成。8.如申请专利范围第7项之半导体元件中金属导线之形成方法,其中该种含碘液态化合物为CH3I、C2H5I、CD3I、CH2I2其中的一种。9.如申请专利范围第1项之半导体元件中金属导线之形成方法,其中该化学促进剂层之厚度为50-500,且系在-20-300℃的温度下,处理液态之氟、氯、溴、碘和石厄其中一种的触媒1-600秒而形成。10.如申请专利范围第1项之半导体元件中金属导线之形成方法,其中该化学促进剂层之厚度为50-500。且系在-20-300℃的温度下,处理气态之氟、氯、溴、碘和石厄其中一种的触媒1-600秒而形成。11.如申请专利范围第11项之半导体元件中金属导线之形成方法,其中该铜层系使用所有hfac先质中的任何一种,如(hfac)CuVTMOS系列、(hfac)CuDMB系列、(hfac)CuTMVS系列之化合物,以金属有机化学沈积法在沈积装置中形成。图式简单说明:第1A-1C图系用来依序说明本发明半导体元件中金属导线之形成方法的剖面图。