| 主权项 |
1.一种增强铜对基板之黏接力的方法,包括:制备单结晶矽基板;在基板的活性区域形成积体电路元件;于积体电路元件敷金属化,包括以CVD法以介0.01立方公分每分钟至0.1立方公分每分钟之液态流率敷金属化第1层铜,及以CVD法以介于0.5立方公分每分钟至5.0立方公分每分钟之液态流率敷金属化第2层铜;并构成其架构。2.如申请专利范围第1项之方法,其中该敷金属化第1层铜包括以CVD法沈积铜。3.如申请专利范围第1项之方法,其中该敷金属化第2层铜包括以CVD法沈积铜。4.如申请专利范围第1项之方法,其中该第一层铜之敷金属化包括以CVD沈积铜于液态流率介于0.01立方公分每分钟至0.1立方公分每分钟30秒。5.如申请专利范围第1项之方法,其中该第二层铜之敷金属化包括以CVD沉积铜于液态流率介于0.5立方公分每分钟至5.0立方公分每分钟至达到所欲之厚度。6.如申请专利范围第1项之方法,其中该第一层铜之敷金属化包括以CVD沉积铜于液态流率于0.05立方公分每分钟30秒。7.如申请专利范围第1项之方法,其中该第二层铜之敷金属化包括以CVD沉积铜于液态流率于1.5立方公分每分钟至达到所欲之厚度。8.如申请专利范围第1项之方法,其中该第一层铜之敷金属化包括以低速率CVD沉积铜直到第一层之厚度介于1毫微米至100毫微米。9.如申请专利范围第1项之方法,其中该第二层铜之数金属化包括以高速率CVD沉积铜直到第二层之厚度介于200毫微米至1,500毫微米。10.如申请专利范围第1项之方法,其包括于该金属化之前在结构上形成一障碍金属层。11.一种增强铜对于基板之黏接力的方法,包括:制备单结晶矽基板;在基板的活性区域形成积体电路元件;于积体电路元件敷金属化,包括以低速率CVD经由沉积铜敷以第一层铜种子层,而CVD之液态流率介于0.01立方公分每分钟至0.1立方公分每分钟30秒,及在种子层上以高速率CVD经由沉积铜敷以第二层铜,而CVD之液态流率介于0.5立方公分每分钟至5.0立方公分每分钟至达到所欲之厚度;并构成其架构。12.如申请专利范围第11项之方法,其中该第一层铜之敷金属化包括以低速率CVD沉积铜直到第一层之厚度介于1毫微米至100毫微米。13.如申请专利范围第11项之方法,其中该第二层铜之敷金属化包括以高速率CVD沉积铜直到第二层之厚度介于200毫微米至1,500毫微米。14.如申请专利范围第11项之方法,其包括于该金属化之前在结构上形成一障碍金属层。15.一种增强铜对于基板之黏接力的方法,包括:制备之单结晶矽基板;在结构上形成一障碍金属层;在基板的活性区域形成积体电路元件;于积体电路元件敷金属化,包括以低速率CVD敷以第一层铜,而其液态流率系0.05立方公分每分钟30秒,及以高速率CVD敷以第二层铜,而其液态流率系1.5立方公分每分钟至达到其厚度介于200毫微米至1,500毫微米;并构成其架构。16.如申请专利范围第15项之方法,其中该第一层铜之敷金属化包括以CVD沉积铜于液态流率于0.01立方公分每分钟至0.1立方公分每分钟30秒。17.如申请专利范围第15项之方法,其中该第二层铜之敷金属化包括以CVD沉积铜于液态流率介于0.5立方公分每分钟至5.0立方公分每分钟至达到所欲之厚度。18.如申请专利范围第15项之方法,其中该第一层铜之敷金属化包括以低速率CVD沉积铜直到第一层之厚度介于1毫微米至100毫微米。图式简单说明:图1系根据本发明所架构之设备前端,于低速率CVD进行之前。图2描绘本发明于低速率CVD后之设备。图3描绘本发明于高速率CVD后之设备。 |
