发明名称 半导体记忆装置之资料读出方法、资料写入方法及驱动方法
摘要 本发明系有关于一种半导体记忆装置,将铁电体电容连接于场效应电晶体(FET)之闸极,于FET之临限电压值(Vth)上之闸极电荷设为Qti。铁电体电容之偏极化值从0库伦/平方公分之状态开始,增加电压后之偏极化对电压的特性上,可以得到相当于Qti偏极化值之电压值,设为 Vtf。于进行读出动作时,FET之闸极电荷对闸极电压特性与铁电体电容之偏极化对电压特性的交点,保持后之最差情况为0库伦/平方公分状态下的动作点。于控制电极上,藉由施加Vtf+Vth之电压而进行资料读出,直到偏极化值降低至0C/cm2为止,能正确地读出资料。
申请公布号 TW490859 申请公布日期 2002.06.11
申请号 TW090105477 申请日期 2001.03.07
申请人 松下电器产业股份有限公司 发明人 加藤刚久
分类号 H01L29/788 主分类号 H01L29/788
代理机构 代理人 许峻荣 新竹市民族路三十七号十楼
主权项 1.一种半导体记忆装置之资料读出方法,由成对的电极与强介电体所构成的电容,与电场效应型电晶体所组成;上述电容之一侧电极连接于上述电场效应垫电晶体之闸极电极,或是上述电容之一侧电极兼作为上述电场效应型电晶体之闸极电极;将上述电容之另一侧电极做为控制电极,藉由施加电压于上述控制电极以改变上述强介电体之偏极化,而改变上述电场效应型电晶体之通道阻抗,依上述通道阻抗之高低而表示成二値资料;其特征为:若上述电场效应型电晶体之临界电压値为止,则施加正电压于上述控制电极;若上述电场效应型电晶体之临界电压値为负,则施加负电压于上述控制电极。2.如申请专利范围第1项之半导体记忆装置之资料读出方法,其中:施加于上述控制电极的电压値为:当上述电场效应型电晶体之临界电压値为止的情形,于上述电容之残留偏极化値为0 C/cm2之状态下,将电极间电压由0V开始增加使偏极化値改变时,临界电压施加于上述电场效应型电晶体之闸极电极时,将产生相当于对通道所感应产生之电荷的偏极化値之电极间电压値,与上述电场效应型电晶体之临界电压値相加,以所得到之电压値为中心20%以内之电压値;当上述电场效应型电晶体之临界电压値为负的情形,于上述电容之残留偏极化値为0 C/cm2之状态下,将电极间电压由0V开始减少使偏极化値改变时,临界电压施加于上述电场效应型电晶体之闸极电极时,将产生相当于对通道所感应产生之电荷的偏极化値之电极间电压値,与上述电场效应型电晶体之临界电压値相加,以所得到之电压値为中心20%以内之电压値。3.一种半导体记忆装置之资料写入方法,由成对的电极与强介电体所构成的电容,与电场效应型电晶体所组成;上述电容之一侧电极连接于上述电场效应型电晶体之闸极电极,或是上述电容之一侧电极兼作为上述电场效应型电晶体之闸极电极;将上述电容之另一侧电极做为控制电极,藉由施加电压于上述控制电极以改变上述强介电体之偏极化,而改变上述电场效应型电晶体之通道阻抗,依上述通道阻抗之高低而表示成二位资料;其特征为:于上述控制电极所施加之电压値处于施加电压后之无施加电压状态下,上述电场效应型电晶体系处于非导通状态之范围内。4.一种半导体记忆装置之驱动方法,在藉由申请专利范围第3项之半导体记忆装置之资料写入方法,进行资料写入之后,施加重新设定的电压于上述控制电极。5.一种半导体记忆装置之资料读出方法,用以将依申请专利范围第3项之半导体记忆装置之资料写入方法施行过资料写入的半导体记忆装置之资料予以读出,其特征为:于上述电场效应型电晶体之临界电压値为正的情形时,施加正电压于上述控制电极,并且于上述电场效应型电晶体施加低于临界电压値的电压;若上述电场效应型电晶体之临界电压値为负,则施加负电压于上述控制电极,并且于上述电场效应型电晶体施加高于临界电压値的电压。6.如申请专利范围第5项之半导体记忆装置之资料读出方法,其中:由上述成对的电极与强介电体所构成的电容,与上述电场效应型电晶体所构成的半导体记忆装置排列成复数个矩阵状;上述电场效应型电晶体之汲极电极连接于位元线、源极电极连接于源极线、第2电场效应型电晶体之源极电极连接于控制电极;上述第2电场效应型电晶体之闸极电极连接于第1字元线、汲极电极连接于第2字元线。图式简单说明:图1系显示资料「1」与资料「0」之Ids比(on/off比)与Vg之关系图。图2系有关于本发明实施例1之半导体记忆装置之动作状态图。图3A-C系有关于本发明实施例2之半导体记忆装置之动作状态图。图4A、图4B系有关于本发明实施例2之半导体记忆装置之动作状态图。图5A、图5B系有关于本发明实施例3之半导体记忆装置之动作状态图。图6系有关于本发明实施例3之半导体记忆装置之动作状态图。图7系有关于本发明实施例3之半导体记忆装置之阵列图。图8系显示有关于本发明实施例3之半导体记忆装置之驱动电压表格。图9系表示有关于本发明实施例及习知之半导体记忆装置构成之剖面构造图。图10系示有关于本发明实施例及习知之半导体记忆装置构成之等价回路图。图11A、图11B系为习知之半导体记忆装置之动作状态图。图12A、图12B系为习知之半导体记忆装置之动作状态图。图13系为习知之半导体记忆装置之动作状态图。
地址 日本