| 主权项 |
1.一种在具有许多讯号线之电路中测试该讯号线 之电完整性之方法,包含: 施加一第一电压电位至每一讯号线之第一端; 在一串联连接链之电晶体,在每一讯号线之第二端 ,以电位偏压其每一电晶体,该链之电晶体有一第 一端终端及一第二端终端,该第二端终端可能在高 阻抗状态或导电状态; 施加一第二电压电位至该链之电晶体之该第一端 终端;以及 在该链之电晶体之该第二端终端检测电位; 从而该第二端终端在一高阻抗状态指示在该讯号 线之一之断开,及该第二端终端有电位在地电位与 该第二电压电位之间指示在任何该讯号线不存在 断开。2.如申请专利范围第1项之方法,另包括: 施加一测试图型至该等讯号线之该等第一端,该测 试图型系由逻辑一及逻辑零之组合所构成; 将该测试图型传入至一暂存器,该暂存器配置在该 等讯号线之诸第二端; 读出该暂存器之内容;以及 将该暂存器之内容对该测试图型比较; 从而在该暂存器之内容与该测试图型间之差异,指 示在该等讯号线当中之电短路及电断开。3.如申 请专利范围第2项之方法,其中,该测试图型包含交 替之一及零。4.如申请专利范围第1项之方法,其中 ,该第一电位为大于该等电晶体之任何界限电压。 5.如申请专利范围第1项之方法,其中,该电路为一 视频记忆体装置,及该等讯号线为字选择线,并且 其中,该施加第一电压之步骤包括同时启动所有字 选择线,俾将该第一电压传至该链之诸电晶体之该 等闸终端。6.一种在具有一矩阵之资料线及字线 之记忆体电路中测试该等资料线及该等字线之电 完整性之方法,包含: 在其第一端驱动一第一测试图型至该等资料线; 将出现在该等资料线之第二端之资料讯号储存至 一第一暂存器; 将该第一测试图型对锁存至该第一暂存器之资料 比较; 在其第一端驱动一第二测试图型至该等字线; 将出现在该等字线之第二端之资料讯号储存至一 第二暂存器;以及 将该第二测试图型对锁存至该第二暂存器之资料 比较。7.如申请专利范围第6项之方法,另包括以存 在于该等资料线之一之第二端之电压电位驱动一 串联连接链之电晶体之每一闸终端,在该链之诸电 晶体之第一端终端施加一电压,并在该链之诸电晶 体之第二终端测量电压电位。8.如申请专利范围 第7项之方法,另包括以存在于该等字选择线之一 之第二端之电压电位驱动一第二串联连接链之电 晶体之每一闸终端,在该第二链之诸电晶体之第一 端终端施加一电压,并在该第二链之诸电晶体之第 二终端测量电压电位。9.如申请专利范围第6项之 方法,其中,该第一及第二测试图型包含交替之逻 辑一及逻辑零。10.一种记忆体电路,包含: 许多储存元件,成列及行方式排列; 一行资料暂存器,有许多输出耦合至资料线,每一 资料线耦合至一行之该等储存元件; 一字选择器,有许多字选择线,每一字选择线耦合 至一列之该等储存元件,每一字线有一端远离该字 选择器,该字选择器为可操作以启动该等字选择线 之任一,并另可操作以启动所有该等字选择线;以 及 一串联连接链之电晶体,各有一闸终端耦合至该等 字线之一之末端,该链之诸电晶体有第一端耦合至 一功率轨条。11.如申请专利范围第10项之记忆体 电路,其中,该等电晶体为N-通道装置。12.如申请专 利范围第10项之记忆体电路,其中,该字选择器包括 第一电路,以启动一选定之字线,该字选择器另包 括一列资料暂存器,供接收一位元图型,及第二电 路供以该暂存器之输出选择性驱动该等字线。13. 如申请专利范围第12项之记忆体电路,另包括一列 测试暂存器,有输入耦合至该等字选择线之该等末 端。14.如申请专利范围第10项之记忆体电路,其中, 每一资料线有一端远离该行资料暂存器,记忆体电 路另包括一第二串联连接链之电晶体,各有一闸终 端耦合至该等资料线之末端,该链之诸电晶体之第 一端予以耦合至第一电位。15.如申请专利范围第 14项之记忆体电路,另包括一行测试暂存器,有输入 耦合至该等资料线之该等末端。16.如申请专利范 围第14项之记忆体电路,其中,该第二链之诸电晶体 之该等电晶体为N-通道装置。17.一种在具有许多 视频储存元件、许多耦合至该储存元件之资料线 、一列选择电路、及许多耦合至该列选择电路及 耦合至该等储存元件之列选择线中之测试电路,包 含: 一行资料暂存器,供接收一测试图型,该行资料暂 存器有与资料线同样多之位元位置; 一行测试暂存器,有与资料线同样多之输入,该等 资料线耦合在该行资料暂存器与该行测试暂存器 之间; 一列资料暂存器,供接收一测试图型,该列资料暂 存器有与列选择线同样多之位元位置;以及 一列测试暂存器,有与列选择线同样之多输入,该 等列选择线耦合在该列资料暂存器与该列测试暂 存器之间; 该列选择电路包括一驱动器电路,耦合至该列资料 暂存器,供驱动一所接收之测试图型至该等列选择 线。18.如申请专利范围第17项之测试电路,另包括: 一第一串联连接链之诸电晶体,各有一闸终端耦合 至该等资料线之一;以及一第二串联连接链之诸电 晶体,各有一闸终端耦合至该等行选择线之一。19. 如申请专利范围第18项之测试电路,其中,该第一及 第二链之诸电晶体各包括一端终端耦合至一功率 轨条。20.如申请专利范围第18项之测试电路,其中, 该等电晶体各为一N-通道装置。图式简单说明: 图1为本发明之视频晶片之方块图。 图2为图1中所示测试暂存器之方块图。 图3为图2中所示移位暂存器之方块图。 图4及5为图1中所示行及列暂存器之方块图。 图6示一代表性储存元件。 图7示根据本发明之故障检测。 |
