| 主权项 |
1.一快闪晶片卡,包含有:一快闪记忆体阵列,设置了复数个区块,每个区块内有复数个同时抹除资料之快闪记忆体单元,该等区块至少分类为第一种区块以及第二种区块,该第一种区块中的快闪记忆体单元之数目小于该第二种区块中的快闪记忆体单元之数目。2.如专利申请范围第1项之快闪晶片卡,其中,该快闪晶片卡另包含有:一记忆体控制装置(memory controller),用以选择性的将一接收到之指令(instruction)或是资料码(data code)存入该快闪记忆体阵列中之快闪记忆体。3.如专利申请范围第1项之快闪晶片卡,其中,该快闪晶片卡另包含有一输出入介面,用以与一外界装置通讯。4.如专利申请范围第1项之快闪晶片卡,其中,该第一种区块系用以记忆复数个大小小于一特定大小之资料码(data cope),该第二种区块系用以记忆复数个大小大于一特定大小之资料码(data code)。5.如专利申请范围第4项之快闪晶片卡,其中,该第二种区块系用以记忆复数个指令码(command code)。6.一种晶片卡系统,包含有:一快闪记忆体阵列,设置了复数个区块,每个区块内有复数个同时抹除资料之快闪记忆体单元,该等区块至少分类为第一种区块以及第二种区块,该第一种区块中的快闪记忆体单元之数目小于该第二种区块中的快闪记忆体单元之数目;一记忆体控制装置,用以选择性的将一接收到之指令存入该快闪记忆体阵列中之快闪记忆体;以及一输出入介面(input/output interface),用以连接该记忆体控制装置与一外界读卡机。7.如专利申请范围第6项之晶片卡系统,其中,当该接收到之指令为一资料码,且该资料码(data code)的大小小于一特定大小时,该记忆体控制装置将该资料码存入该第一种区块中,当该资料码的大小大于该特定大小时,该记忆体控制装置将该资料码存入该第二种区块中。8.如专利申请范围第7项之晶片卡系统,其中,该第二种区块系用以储存复数之指令码(command code)。9.如专利申请范围第6项之晶片卡系统,其中,该晶片卡系统另包含有一处理器(micro-processor),用以控制该输出入介面以及该记忆体控制装置。10.如专利申请范围第9项之晶片卡系统,其中,该晶片卡系统另包含有一唯读记忆体(read only memory,ROM),用以存放一操作系统(OS),该处理器受控于该操作系统,当一接收之指令为一资料码,且该资料码的大小小于一特定大小时,使该资料码存放于该第一种区块,当该,资料码的大小大于一特定大小时,使该资料码存放于该第二种区块。11.如专利申请范围第10项之晶片卡系统,其中,该处理器受控于该操作系统,当该晶片卡要储存一指令码时,将该指令码存放于该第二种区块。12.如专利申请范围第9项之晶片卡系统,其中,该晶片卡系统另包含一暂存记忆体,用以存放该处理器所暂时产生的资料。13.如专利申请范围第9项之晶片卡系统,其中,该晶片卡系统另包含一安全逻辑电路,用以防止该晶片卡中之资料遭受非授权使用者之侵入。14.一种将一指令存入一晶片卡中之一快闪记忆体阵列的方法,该快闪记忆体阵列设置了复数个区块,每个区块内有复数个同时抹除资料之快闪记忆体,该等区块至少分类为第一种区块以及第二种区块,该第一种区块中的快闪记忆体之数目小于该第二种区块中的快闪记忆体之数目,该方法包含有下列步骤;当该指令为一资料码时,且该资料码符合一第一条件时,将该资料码存入该第一种区块中;以及当该指令为一资料码时,且该资料码符合一第二条件时,将该资料码存入该第二种区块中。15.如专利申请范围第14项之方法,其中,该第一条件系为该资料码的大小小于一特定大小,该第二条件系为该资料码的大小大于该特定大小。16.如专利申请范围第14项之方法,其中,该第一条件系为该资料码之格式符合复数特定格式之一,该第二条件系为该资料码之格式不符合该等复数特定格式。17.如专利申请范围第14项之方法,其中,该方法另包含有下列步骤:当该指令为一指令码时,将该指令码存入该第二种区块中。图式简单说明:第1图为运用本发明之IC卡的结构示意图;第2图为本发明之方法流程图;第3图为一个运用本发明之IC卡系统架构图;以及第4图为本发明操作结构示意图。 |
