| 主权项 |
1.一种用以制造具有多数记忆体晶格与绝缘陷井闸的非依电性半导体记忆体之方法,该方法包含步骤:形成一条形式样延伸于基片上字元线方向;在条形式样两侧壁上形成该侧壁绝缘膜,即在该条形式样上淀积一绝缘膜及蚀刻绝缘膜的整个表面;选择性移除该条形式样;在露出的基片上淀积包括一陷井闸绝缘膜的闸绝缘膜;及在整个表面上淀积传导层及移除该侧壁绝缘膜间之区域除外之该传导层上部,其中形成有以闸绝缘膜构成的记忆体晶格及以该侧壁绝缘膜分离的传导层。2.根据申请专利范围第1项之制造非依电性半导体记忆体方法,其中该条形式样之一及该侧壁绝缘膜包含一矽氧化膜及另一包含一矽氮化膜。3.一种用以制造具有多数记忆体晶格与绝缘陷井闸的非依电性半导体记忆体之方法,该方法包含步骤:形成包括一陷井闸绝缘膜之第一闸绝缘膜于一基片上;形成延伸于一字元线方向之传导条形式样于该第一闸绝缘膜上;形成包括一陷井闸绝缘膜之第二闸绝缘膜于露出该侧壁绝缘膜之间的基以上;及形成一传导层于包括该第二闸绝缘膜的整个表面上,及除去该侧壁绝缘膜间之区域除外的传导层上部分,其中形成一记忆体晶格阵列构造,其包含由该传导条形式样制成之第一字元线及由侧壁绝缘膜之间该传导层制成之第二字元线。4.根据申请专利范围第3项之制造非依电性半导体记忆体方法,另包含步骤:在形成该侧壁绝缘膜之前,淀积一上部绝缘膜于该传导条形式样之上表面上,其中除去该传导层上部之步骤系利用该上绝缘膜作为一停止层以抛光方法进行。5.根据申请专利范围第4项之制造非依电性半导体记忆体方法,其中形成该侧壁绝缘膜之步骤,包括以氧化该传导条形式样,同时将该侧壁绝缘膜与该上部绝缘膜,形成于侧壁与条形式样上面的步骤。6.根据申请专利范围第1或3项之制造非依电性半导体记忆体方法,另包含步骤:在形成该条形式样之前,以选择性氧化该基片表面,以形成一场绝缘膜于分割该字元线之位元线方向。7.根据申请专利范围第1或第3项之制造非依电性半导体记忆体方法,其中形成该闸绝缘膜之步骤,包括以氧化该基片表面形成一第一闸氧化膜之步骤,另外以氧化陷井闸绝缘膜表面在其上形成一陷井闸绝缘膜及形成一第二闸氧化膜。8.根据申请专利范围第1或第3项之制造非依电性半导体记忆体方法,其中除去该传导层上部之步骤,包括以抛光除去形成于整个表面上的传导层表面,以使表面平整化。9.根据申请专利范围第3项之制造非依电性半导体记忆体方法,另包含步骤:在形成该侧壁绝缘膜之后,形成一绝缘膜于整个表面上并蚀刻整个表面,以便在该侧壁绝缘膜上形成一第二侧壁绝缘膜,其中然后才形成该第二闸绝缘膜。10.一种具有多数记忆体晶格与绝缘陷井闸的非依电性半导体记忆体,该非依电性半导体记忆体包含:一第一记忆体晶格阵列,包括一闸氧化膜形成于一基片上,及使该陷井闸绝缘膜与传导第一字元线延伸于形成于闸氧化膜上之字元线方向;一供分离用之侧壁绝缘膜设置于该第一字元线两侧;及一第二记忆体晶格阵列包括一闸氧化膜形成于该基片上,使该陷井闸绝缘膜与传导第二字元线形成于闸氧化膜上,其中该第二字元线系嵌入设置于该第一字元线两侧之侧壁绝缘膜之间。11.根据申请专利范围第10项之非依电性半导体记忆体,其中供选择该字元线之第一与第二列解码器系分别设置于该字元线方向该记忆体晶格阵列两侧,该第一字元线系连接至该第一列解码器及该第二字元线系连接至该第二列解码器。12.根据申请专利范围第11项之非依电性半导体记忆体,其中该第一字元线延伸至该第一列解码器例之第一列解码器侧,及该第二字元线延伸至该第二列解码侧之第二列解码器侧。13.一种用以制造具有多数记忆体晶格与绝缘陷井闸的非依电性半导体记忆体之方法,方法包含步骤:形成包括一陷井闸绝缘膜之闸绝缘膜于基片上;形成一延伸于一字元线方向之传导条形式样于该闸绝缘膜上;以氧化该传导条形式样侧壁形成一侧壁绝缘膜;及淀积一传导层于包括该侧壁绝缘膜间该闸绝缘膜上面的整个表面上,及除去该侧壁绝缘膜间之区域除外的传导层上部,其中;形成一记忆体晶格阵列构造,其构造系由该传导条形式样制成的第字元线及由侧壁绝缘膜间该传导层制成之第二字元线所构成。图式简单说明:第1图系一非依电性半导体记忆体电路图;第2图系说明非依电性半导体记忆体工作之图式;第3图系第一实施例制程剖视;第4图系第一实施例制程剖视;第5图系第一实施例制程剖视;第6图系第一实施例制程剖视;第7图系第一实施例制程平面;第8图系第一实施例制程平面;第9图系第一实施例制程平面;第10图系第二实施例制程剖视;第11图系第二实施例制程剖视;第12图系第二实施例制程剖视;第13图系第二实施例制程剖视;第14图系第二实施例制程顶视图;第15图系第二实施例制程顶视图;第16图系第二实施例修正例之制程剖视;第17图系第一实施例部分制程之透视;第18图系第二实施例另一修正例制程剖视;第19图系此实施例中说明字元线电极与列解码器之间关系的电路;第20图系说明第二字元线电极式样程序的顶视图;第21图系说明第一实施例第二字元电极式样程序的顶视图;第22图系说明第二字元线电极式样程序的顶视图;及第23图系说明第二实施例第二字元线式样程序之顶视图。 |
