| 主权项 |
1.一种信号处理电路,依据一输入脉冲信号生成一数位信号,该信号处理电路包括:一时钟脉冲输出电路,在一包括输入脉冲信号的一脉冲期间,输出具有正极与负极之一的时钟脉冲;一计数器电路,计数时钟脉冲;以及一输出电路,依据一该计数器电路之计数値输出数位信号。2.如申请专利范围第1项之信号处理电路,其中:该时钟脉冲输出电路包括:一第一时钟脉冲输出电路,当输入脉冲信号有一正极时,输出时钟脉冲;以及一第二时钟脉冲输出电路,当输入脉冲信号有一负极时,输出时钟脉冲;以及该计数器电路包括:一第一计数器电路,计数由该第一时钟脉冲输出电路提供之时钟脉冲;以及一第二计数器电路,计数由该第二时钟脉冲输出电路提供之时钟脉冲。3.如申请专利范围第2项之信号处理电路,其中:该第一计数器电路在一第一既定计数値时,输出一第一时间信号;该第二计数器电路在一第二既定计数値时,输出一第二时间信号;以及该输出电路包括:一第一闩锁电路,依据第二时间信号闩锁该第一计数器电路之计数値;以及一第二闩锁电路,依据第一时间信号闩锁该第二计数器电路之计数値4.如申请专利范围第3项之信号处理电路,其中:该输出电路包括:一第一延迟电路,延迟第一时间信号;以及一第二延迟电路,延迟第二时间信号;该第一计数器电路被一该第二延迟电路之输出信号重设;以及该第二计数器电路被一该第一延迟电路之输出信号重设。5.如申请专利范围第4项之信号处理电路,其中该输出电路更包括:一正反器,被该第一延迟电路之输出信号设定与被该第二延迟电路之输出信号重设;以及一切换电路,依据该正反器之输出,在分别被该第一与第二闩锁电路闩锁之计数値的输出之间切换。6.如申请专利范围第2项之信号处理电路,其中该计数器电路更包括:一第三计数器电路,计数由该第一时钟脉冲输出电路提供之时钟脉冲;一第四计数器电路,计数由该第二时钟脉冲输出电路提供之时钟脉冲;以及一设定电路,依据该第三与第四计数器电路各自之既定计数値,设定既定期间。7.如申请专利范围第6项之信号处理电路,其中:该第三计数器电路在该第三计数器电路之既定计数値时,输出一第一时间信号;该第四计数器电路在该第四计数器电路之既定计数値时,输出一第二时间信号;以及该设定电路依据第一与第二时间信号,输出一决定既定期间之信号。8.如申请专利范围第7项之信号处理电路,其中该设定电路包括一正反器,被第一时间信号设定与被第二时间信号重设。9.如申请专利范围第8项之信号处理电路,其中该第三与第四计数器电路之计数値之一当该正反器重设时被重设。10.如申请专利范围第8项之信号处理电路,其中该输出电路包括:一上升缘输出电路,在该正反器之输出的上升缘,输出第三时间信号;一下降缘输出电路,在该正反器之输出的下降缘,输出第四时间信号;一第一闩锁电路,依据第四时间信号,闩锁该第一计数器电路之计数値;以及一第二闩锁电路,依据第三时间信号,闩锁该第二计数器电路之计数値。11.如申请专利范围第10项之信号处理电路,其中:该输出电路更包括:一第一延迟电路,延迟第三时间信号且输出一第五时间信号;以及一第二延迟电路,延迟第四时间信号且输出一第六时间信号;该第一计数器电路被第六时间信号重设;以及该第二计数器电路被第五时间信号重设。12.如申请专利范围第10项之信号处理电路,其中该输出电路更包括一切换电路,依据该正反器的输出,在分别被该第一与第二闩锁电路闩锁之计数値之间切换。13.如申请专利范围第2项之信号处理电路,其中该输出电路包括:一生成电路,生成一具有相对于输入脉冲信号一既定相位差之相位差脉冲信号;一上升缘输出电路,在相位差脉冲信号的上升缘,输出一第三时间信号;一下降缘输出电路,在相位差脉冲信号的下降缘,输出一第四时间信号;一第一闩锁电路,依据第三时间信号,闩锁该第一计数器电路之计数値;以及一第二闩锁电路,依据第四时间信号,闩锁该第二计数器电路之计数値。14.如申请专利范围第13项之信号处理电路,其中:该输出电路更包括:一第一延迟电路,延迟第三时间信号以输出一第五时间信号;以及一第二延迟电路,延迟第四时间信号以输出一第六时间信号:该第一计数器电路被第五时间信号重设;以及该第二计数器电路被第六时间信号重设。15.如申请专利范围第13项之信号处理电路,其中该输出电路更包括:一第三延迟电路,延迟相位差脉冲信号以输出一延迟的相位差脉冲信号;以及一切换电路,依据延迟的相位差脉冲信号,在分别被该第一与第二闩锁电路闩锁之计数値的输出之间切换。16.如申请专利范围第1项之信号处理电路,其中该输出电路包括一数位低过(low-pass)过滤器。17.一种依据一输入脉冲信号生成数位信号的方法,该方法包括下列步骤:(a)在一包括输入脉冲信号的一脉冲期间,输出具有正极与负极之一的时钟脉冲;(b)计数此时钟脉冲;以及(c)依据在该步骤(b)中得到之计数値,输出数位信号。图式简单说明:第1图为显示一习知信号处理电路之方块图。第2图为第1图之习知信号处理电路中信号的理想时序图。第3图为显示实际FM信号的波形与在零位准附近之波形的放大观察。第4图为在实际信号处理中信号之时序图。第5图为在习知消除间歇电震的方法中信号之时序图。第6图为显示依据本发明第一实施例之光碟装置的方块图。第7图为显示依据本发明第二实施例之信号处理电路的方块图。第8图为第7图之信号处理电路中信号的时序图。第9图为依据本发明第三实施例之信号处理电路的方块图。第10图为第9图之信号处理电路中信号的时序图。第11图为依据本发明第四实施例之信号处理电路的方块图。第12图为第11图之信号处理电路中信号的时序图。 |
