| 摘要 |
<p>본 발명은 반도체장치의 캐패시터 하부전극 및 그 제조방법에 관한 것으로서, 특히, 별도의 노광장치 없이 비정렬방식으로 캐패시터의 하부전극을 연탄형으로 형성하므로서 유전막이 형성되는 면적을 극대화하여 소자의 신뢰성을 확보하며 고집적화에 적합하도록 한 반도체장치의 캐패시터 하부전극 및 그 제조방법에 관한 것이다. 본 발명에 따른 반도체장치의 캐패시터 하부전극 제조방법은 소자들이 형성되고 절연층으로 덮힌 웨이퍼상에 하부전극형성물질층을 형성하는 단계와, 하부전극형성물질층상에 포토레지스트막을 형성하는 단계와, 소정 모양을 갖는 다수개의 규칙적인 단위셀 패턴이 형성된 압착용 마스크를 포토레지트막에 압착시켜 잔류한 포토레지스트막으로 이루어진 포토레지스트패턴을 형성하는 단계와, 토레지스트패턴을 식각마스크로 이용하여 하부전극형성물질층을 소정 깊이로 제거하여 잔류한 하부전극형성물질층으로 둘러싸이면서 상부가 개방된 다수개의 구멍들을 형성하는 단계와, 포토레지스트패턴을 제거하는 단계와, 잔류한 하부전극형성물질층을 패터닝하여 구멍을 적어도 두 개이상 포함하는 서로 전기적으로 이격되고 규칙적인 형태를 갖는 다수개의 하부전극블록을 형성하는 단계를 포함하여 이루어진다.</p> |
