FET-Justiertechnologie auf der Grundlage von Seitenwandabstandselementen

摘要

Die Erfindung stellt Verfahren zur Bildung eines Feldeffekttransistors in einer integrierten Schaltung unter Verwendung einer selbstjustierenden Technik auf der Grundlage eines Maskierungsverfahrens mit Seitenwandabstandselement sowohl zum Definieren der Bauteilisolationsmerkmale als auch der Source- und Draingebiete bereit. Das aktive Gebiet wird nach dem Strukturieren der Gateelektrode mittels Abscheide- und Ätzverfahren anstelle eines Überlagerungsjustierverfahrens definiert. Somit erlaubt die vorliegende Erfindung eine Steigerung der Integrationsdichte von Halbleiterbauteilen, eine Minimierung der parasitären Kapazitäten in Feldeffekttransistoren und einen rascheren Herstellungsprozess.