| 摘要 |
<p>본 발명은 회로구성이 간소화된 A-D 변환기에 관한 것이다. A-D 변환기는 아날로그신호를 입력하기 위한 신호입력라인과, 클럭 펄스를 입력하기 위한 클럭입력라인과, 트리거 펄스를 입력하기 위한 트리거입력라인과, 트리거입력라인으로부터의 트리거 펄스에 응답하여 신호입력라인으로부터의 아날로그신호의 전압레벨에 상응하는 폭을 가지는 데이터 펄스를 발생하는 단안정 멀티바이브레이터와; 데이터 펄스의 폭에 해당하는 기간에 클럭입력라인으로부터의 클럭펄스의 수를 계수하여 그 계수된 값을 디지털 데이터로 출력하는 카운터를 구비한다.</p> |
