| 摘要 |
Eine Schnittstelle von einer statischen Logik zu einer dynamischen Logik, die ein monotones Ausgangssignal erzeugt. Eine Inverse eines Dynamiklogik-Auswertungstakts wird dem Takteingang eines transparenten Latch mit Takt- und Aktivierungseingängen zugeführt. Eine verzögerte Version der Inversen des Auswertungstakts wird durch ein Verzögerungselement erzeugt. Die verzögerte Inverse des Auswertungstakts wird dem Aktivierungseingang des Latch zugeführt. Das Eingangssignal in den Latch stammt von einer statischen Logik, und das Ausgangssignal des Latch wird der dynamischen Logik zugeführt. Das Endergebnis ist ein Latch, der offen ist, bis der Auswertungstakt die dynamische Logik aufweist, sich neu einzustellen, und der geschlossen bleibt, bis eine Verzögerungselementverzögerungszeit nach dem Auswertungstakt die dynamische Logik aufweist, sich neu einzustellen.
|
