| 主权项 |
1.一种设计一积体电路("IC")巨集指令之方法,使通过其之后续平台线路能预期执行,其至少包含下列步骤:确认该巨集指令内之空白能使该线路轻易执行通过该巨集指令;以及设计该巨集指令内之该空白以使该线路执行通过该巨集指令。2.如申请专利范围第1项所述之方法,其中设计该空白包括:重新配置该巨集指令内之该空白之线路空白到至少一路线轨道中,以容纳该线路。3.如申请专利范围第2项所述之方法,其中该至少一路线轨道从该巨集指令之一侧延伸至其另一侧。4.如申请专利范围第2项所述之方法,其中该至少一路线轨道之一宽度大于该IC之最小线路宽度。5.如申请专利范围第2项所述之方法,其中设计该空白包括:重新配置该巨集指令内之该空白之矽空白到至少部分对应该重新配置的线路空白之一电路区中。6.如申请专利范围第1项所述之方法,其中设计该空白包括:设计屏壁至该空白中,以遮蔽该线路隔离限制该空白于其中之该巨集指令之地区。7.如申请专利范围第6项所述之方法,其中该屏壁包括巨集指令电源滙流排及/或巨集指令线路被配置影响屏壁。8.如申请专利范围第1项所述之方法,其中设计该空白包括:设计电源滙流排于用以支援该线路之电路之该空白中。9.如申请专利范围第1项所述之方法,其中设计该空白包括:设计至少一主动电路至该空白中,以使一信号能在该线路中传播。10.如申请专利范围第9项所述之方法,其中设计该空白包括:提供用以连接该至少一主动电路及用以连接该线路之导线区于该巨集指令中。11.如申请专利范围第9项所述之方法,其中该至少一主动电路包括一再运转缓冲器或反相器。12.如申请专利范围第1项所述之方法,更包括:设计该后续平台包括设计该线路以执行通过该巨集指令。13.如申请专利范围第12项所述之方法,其中设计该后续平台包括:设计该线路至少部分逐渐变细通过该巨集指令。14.如申请专利范围第12项所述之方法,其中:设计该空白包括重新配置该巨集指令内之该空白之矽空白到一电路区中;以及该设计后续平台包括设计至少一电路至该巨集指令之该电路区中,以使一信号能在该线路中传播。15.如申请专利范围第12项所述之方法,更包括:制造具有该设计好的巨集指令于其中及该后续平台线路执行通过该巨集指令之该设计好的后续平台。16.一种积体电路("IC"),至少包含:至少一巨集指令,具有预先设计于其中之一空白区,以使后续平台线路能执行通过该巨集指令。17.如申请专利范围第16项所述之IC,其中该预先设计好的空白区包括配置在至少一路线轨道中之线路空白,以容纳该线路。18.如申请专利范围第17项所述之IC,其中该至少一路线轨道从该巨集指令之一侧延伸至其另一侧。19.如申请专利范围第17项所述之IC,其中该至少一路线轨道之一宽度大于该IC之最小线路宽度。20.如申请专利范围第17项所述之IC,其中该预先设计好的空白区包括矽空白,配置在至少部分对应该线路空白之一电路区中。21.如申请专利范围第16项所述之IC,其中该预先设计好的空白区包括屏壁,用以遮蔽该线路隔离限制该空白于其中之该巨集指令之地区。22.如申请专利范围第21项所述之IC,其中该屏壁包括巨集指令电源滙流排及/或巨集指令线路被配置影响屏壁。23.如申请专利范围第16项所述之IC,其中该空白区包括电源滙流排,用以支援该线路之电路。24.如申请专利范围第16项所述之IC,其中该预先设计好的空白区包括嵌入于其中之至少一主动电路,以使一信号能在该线路中传播。25.如申请专利范围第24项所述之IC,更包括:至少一导线区,连接该至少一主动电路及可存取连接该线路。26.如申请专利范围第24项所述之IC,其中该至少一主动电路包括一再运转缓冲器或反相器。27.如申请专利范围第16项所述之IC,更包括:该后续平台包括线路执行通过该巨集指令。28.如申请专利范围第27项所述之IC,其中该线路至少部分逐渐变细通过该巨集指令。29.如申请专利范围第27项所述之IC,其中该预先设计好的空白区包括矽空白,配置于一电路区中,以及其中该后续平台包括至少一电路,设计在该巨集指令之该电路区中,以使一信号能在该线路中传播。30.一种操作一积体电路("IC")的方法,该积体电路("IC")具有至少一巨集指令设计于其中,能使一信号在后续平台线路上传送,其至少包含:使用后续平台线路安排通过该IC之该巨集指令,该巨集指令具有一预先设计于其中之一空白区,以容纳该线路。31.如申请专利范围第30项所述之操作IC的方法,其中该预先设计好的空白区包括线路空白,配置于至少一路线轨道中,以容纳该线路。32.如申请专利范围第31项所述之操作IC的方法,其中该至少一路线轨道从该巨集指令之一侧延伸至其另一侧。33.如申请专利范围第31项所述之操作IC的方法,其中该至少一路线轨道之一宽度大于该IC之最小线路宽度。34.如申请专利范围第31项所述之操作IC的方法,其中该预先设计好的空白区包括矽空白,配置在至少部分对应该线路空白之一电路区中。35.如申请专利范围第30项所述之操作IC的方法,其中该预先设计好的空白区包括屏壁,用以遮蔽该线路隔离限制该空白区之该巨集指令之地区。36.如申请专利范围第35项所述之操作IC的方法,其中该屏壁包括巨集指令电源滙流排及/或巨集指令线路被配置影响屏壁。37.如申请专利范围第30项所述之操作IC的方法,其中该空白区包括电源滙流排,用以支援该线路之电路。38.如申请专利范围第30项所述之操作IC的方法,其中该预先设计好的空白区包括嵌入于其中之至少一主动电路,以使一信号能在该线路中传播。39.如申请专利范围第38项所述之操作IC的方法,更包括:至少一导线区,连接该主动电路及可存取连接该线路。40.如申请专利范围第38项所述之操作IC的方法,其中该至少一主动电路包括一再运转缓冲器或反相器。41.如申请专利范围第30项所述之操作IC的方法,其中该线路至少部分逐渐变细通过该巨集指令。42.如申请专利范围第30项所述之操作IC的方法,其中该预先设计好的空白区包括矽空白,配置于一电路区中,以及其中该后续平台包括至少一电路,设计在该巨集指令之该电路区中,以使一信号能在该线路中传播。43.一种设计一积体电路("IC")之方法,其至少包含:获得该IC之一巨集指令,其包括空白且经重新配置以使信号能在后续平台线路中传播;以及设计该IC之一后续平台,包括使用该巨集指令之该重新配置的空白,以使该信号能在该后续平台线路中传播。44.如申请专利范围第43项所述之方法,其中该设计该后续平台包括设计至少一电路至该巨集指令之重新配置的矽空白中,及/或设计该后续平台线路至该巨集指令之重新配置的线路空白中。45.如申请专利范围第43项所述之方法,其中该巨集指令之重新配置的空白包括:线路空白,重新配置于至少一路线轨道中;以及矽空白,重新配置于至少一电路区中;及/或屏壁,用以遮蔽该线路隔离限制该空白于其中之该巨集指令之地区;及/或电源滙流排,用以支援该线路之电路。46.如申请专利范围第43项所述之方法,其中前述获得该IC之巨集指令包括:从未特别对该IC设计之一巨集指令程式库中获得该巨集指令;或从特别对该IC设计中获得该巨集指令。47.一种设计一积体电路("IC")巨集指令之系统,使通过其之后续平台线路能预期执行,其至少包含:确认装置,用以确认该巨集指令内之空白使该线路轻易执行通过该巨集指令;以及设计装置,用以设计该巨集指令内之该空白以使该线路执行通过该巨集指令。48.如申请专利范围第47项所述之系统,其中用以设计该空白之设计装置包括:重新配置装置,用以重新配置该巨集指令内之该空白之线路空白到至少一路线轨道中,以容纳该线路。49.如申请专利范围第48项所述之系统,其中用以设计该空白之设计装置包括:重新配置装置,用以重新配置该巨集指令内之该空白之矽空白到至少部分对应该重新配置的线路空白之一电路区中。50.如申请专利范围第47项所述之系统,其中用以设计该空白之设计装置包括:设计装置,用以设计至少一主动电路至该空白中,以使一信号能在该线路中传播。51.如申请专利范围第47项所述之系统,更包括:设计装置,用以设计该后续平台包括装置用以设计该线路以执行通过该巨集指令。52.如申请专利范围第51项所述之系统,其中:用以设计该空白之设计装置包括:重新配置装置用以重新配置该巨集指令内之该空白之矽空白到一电路区中;以及用以设计该后续平台之设计装置包括:用以设计至少一电路至该巨集指令之该电路区中,以使一信号能在该线路中传播之设计装置。53.一种产制物件,包括一电脑可用的媒体,其具有电脑可读取程式码装置于其中,用以设计一积体电路("IC")巨集指令,使通过其之后续平台线路能预期执行,该产制物件至少包含:用以确认该巨集指令内之空白能使该线路轻易执行通过该巨集指令之码装置;以及用以设计该巨集指令内之该空白以使该线路执行通过该巨集指令之码装置。54.如申请专利范围第53项所述之产制物件,其中用以设计该空白之码装置包括:用以重新配置该巨集指令内之该空白之线路空白到至少一路线轨道中,以容纳该线路之码装置。55.如申请专利范围第54项所述之产制物件,其中该用以设计该空白之码装置包括:用以重新配置该巨集指令内之该空白之矽空白到至少部分对应该重新配置的线路空白之一电路区中之码装置。56.如申请专利范围第53项所述之产制物件,其中该用以设计该空白之码装置包括:用以设计至少一主动电路至该空白中,以使一信号能在该线路中传播之码装置。57.如申请专利范围第53项所述之产制物件,其更包括:用以设计该后续平台之码装置,其包括用以设计该线路以执行通过该巨集指令之码装置。58.如申请专利范围第57项所述之产制物件,其中:该用以设计该空白之码装置包括:用以重新配置该巨集指令内之该空白之矽空白到一电路区中之码装置;以及该用以设计该后续平台之码装置包括:用以设计至少一电路至该巨集指令之该电路区中,以使一信号能在该线路中传播之码装置。59.一种电脑记忆体,用以储存资料,其存取是经由一资料处理系统上一应用软体之执行,包括一积体电路巨集指令之一资料结构,使通过其之后续平台线路能预期执行,该资料结构包含:讯息描述该巨集指令内之空白,被设计以使该线路能执行通过该巨集指令。60.如申请专利范围第59项所述之电脑记忆体,其中该讯息描述该空白包括:讯息描述该巨集指令内之该空白之线路空白,被重新配置到至少一路线轨道中,以容纳该线路。61.如申请专利范围第60项所述之电脑记忆体,其中该讯息描述该空白包括:讯息描述该巨集指令内之该空白之矽空白,被重新配置到至少部分对应该重新配置的线路空白之一电路区中。62.如申请专利范围第59项所述之电脑记忆体,其中该讯息描述该空白包括:讯息描述至少一主动电路被设计至该空白中,以使一信号能在该线路中传播。63.如申请专利范围第59项所述之电脑记忆体,更包括:讯息描述该后续平台包括该线路执行通过该巨集指令。64.如申请专利范围第63项所述之电脑记忆体,其中:该讯息描述该空白包括讯息描述该巨集指令内之该空白之矽空白被重新配置到一电路区中;以及该讯息描述该后续平台包括讯息描述至少一电路被设计至该巨集指令之该电路区中,以使一信号能在该线路中传播。65.一种设计一积体电路("IC")之系统,其至少包含:用以获得该IC之一巨集指令的装置,其包括空白且经重新配置以使信号能在后续平台线路中传播;以及用以设计该IC之一后续平台的装置,包括用以使用该巨集指令之该重新配置的空白,以使该信号能在该后续平台线路中传播之装置。66.如申请专利范围第65项所述之系统,其中该用以设计该后续平台之装置包括:用以设计至少一电路至该巨集指令之重新配置的矽空白中之装置,及/或用以设计该后续平台线路至该巨集指令之重新配置的线路空白中之装置。67.如申请专利范围第65项所述之系统,其中该巨集指令之该重新配置的空白包括:线路空白,重新配置于至少一路线轨道中;及/或矽空白,重新配置于至少一电路区中;及/或屏壁,用以遮蔽该线路隔离限制该空白于其中之该巨集指令之地区;及/或电源滙流排,用以支援该线路之电路。68.如申请专利范围第65项所述之系统,其中该用以获得该IC之该巨集指令之装置包括:用以从未特别对该IC设计之一巨集指令程式库中获得该巨集指令之装置;或用以从特别对该IC设计中获得该巨集指令之装置。69.一种产制物件,包括一电脑可用的媒体,其具有电脑可读取程式码装置于其中,用以设计一积体电路("IC"),该产制物件至少包含:用以获得该IC之一巨集指令之码装置,其包括空白且经重新配置以使信号能在后续平台线路中传播;以及用以设计该IC之一后续平台之码装置,包括用以使用该巨集指令之该重新配置的空白,以使该信号能在该后续平台线路中传播之码装置。70.如申请专利范围第69项所述之产制物件,其中该用以设计该后续平台之码装置包括:用以设计至少一电路至该巨集指令之重新配置的矽空白中之码装置,及/或用以设计该后续平台线路至该巨集指令之重新配置的线路空白中之码装置。71.如申请专利范围第69项所述之产制物件,其中该巨集指令之该重新配置的空白包括:线路空白,重新配置于至少一路线轨道中;及/或矽空白,重新配置于至少一电路区中;及/或屏壁,用以遮蔽该线路隔离限制该空白于其中之该巨集指令之地区;及/或电源滙流排,用以支援该线路之电路。72.如申请专利范围第69项所述之产制物件,其中该用以获得该IC之该巨集指令之码装置包括:用以从未特别对该IC设计之一巨集指程式库中获得该巨集指令之码装置;或用以从特别对该IC设计中获得该巨集指令之码装置。73.一种电脑记忆体,用以储存资料,其存取是经由一资料处理系统上执行之一应用,包括一积体电路("IC")设计之一资料结构,该资料结构包含:讯息描述该IC之一巨集指令,其包括空白被重新配置以使信号能在后续平台线路中传播;以及讯息描述该IC之一后续平台,包括讯息描述该巨集指令之空白被重新配置以使该信号能在该后续平台线路中传播。74.如申请专利范围第73项所述之电脑记忆体,其中该讯息描述该后续平台包括讯息描述至少一电路被设计到该巨集指令之重新配置的矽空白中,及/或讯息描述该后续平台线路被设计到该巨集指令之重新配置的线路空白中。75.如申请专利范围第73项所述之电脑记忆体,其中该巨集指令之该重新配置的空白包括:线路空白,重新配置于至少一路线轨道中;及/或矽空白,重新配置于至少一电路区中;及/或屏壁,用以遮蔽该线路隔离限制该空白于其中之该巨集指令之地区;及/或电源滙流排,用以支援该线路之电路。76.如申请专利范围第73项所述之电脑记忆体,其中该讯息描述该IC之该巨集指令:是来自未特别对该IC设计之一巨集指令程式库;或是来自特别对该IC设计。图式简单说明:第1图为本发明所针对之问题的示意图,亦即一积体电路需要安排线路环绕一固定的巨集指令;第2图为依照本发明之重新配置巨集指令之空白至路线轨道(routing tracks)中的示意图,其可包括其他预先设计的特征例如屏壁(shielding)、电源滙流排(power bussing)及矽空白(silicon whitespace)可选择性地对应任何轨道;第3图为依照本发明之接近IC线路之预先放置在具有导线之巨集指令之矽空白中的主动电路的示意图;第4图为依照本发明之通过巨集指令之渐小线路宽度的示意图;第5a图为依照本发明之巨集指令设计步骤之示范顺序的流程图;第5b图为在一完成的巨集指令设计中之后续平台设计步骤之示范顺序的流程图;以及第6图为示范资料处理系统及可被储存与执行之于本发明之电脑程式产品实施上之结合媒体的示意图。 |
