发明名称 使用于模拟绝缘物上矽装置之改良方法
摘要 本发明系关于一种经编译成用于以SOI为主之FET逻辑设计中之设计软体之电子设计模型中所用之方法,该方法包含藉由在模拟期间任何时候设定浮体电压至所需值而模拟 SOI装置,藉于该模型中加入理想电压源极,其值为所需之浮体电压,接着加入理想电流源极,其值为本身通过电压之恒定倍数。当倍数为零时,无电流通过,且任何其他元件对电路均无影响。当倍数不为零时,该理想电流源极显现与电阻器相同,因而电流可自浮体结点流入或流出,而设定其电压。倍数在所有时候均维持为零,除了需要改变浮体电压时。浮体电压在任何时候均可经设定,以解决一模拟操作中之持续延迟,且在各延迟测量开始前重新设定电压。为解决延迟预测器(例如延迟规则产生)中延迟预测之问题,系包含以浮体电压之补偿当作最佳状况/最差状况测定。该改良方法使用电路元件用之拓朴分析,以决定元件是否落于数种种类之一中,且在该方法中决定电路元件可为AC平衡。
申请公布号 TW485317 申请公布日期 2002.05.01
申请号 TW089112856 申请日期 2000.06.29
申请人 万国商业机器公司 发明人 乔治E 史密斯 三世;法利伯兹 亚森德阿契;保罗D 穆奇;楼伦斯F 华歌 二世;堤摩西L 瓦特斯
分类号 G06G7/48 主分类号 G06G7/48
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种模拟包含SOI电路之SOI装置模型中所用之方法,包括下列步骤:藉由分析电路之何部分需AC平衡,且于模型中加入理想电压源极,在模拟期间任何时候将浮体电压设定至任何所需之値,接着加入理想电流源极,其値为本身通过之电压之恒定倍数。2.根据申请专利范围第1项之模型中所用之方法,其中当倍数为零时,无电流通过,且任何额外元件对电路均无影响。3.根据申请专利范围第2项之模型中所用之方法,其中当倍数不为零时,该理想电流源极显然与电阻器相同,因此电流可自浮体结点流入或流出,以设定其电压。4.根据申请专利范围第3项之模型中所用之方法,其中之倍数在任何时候均维持为零,但需改变浮体电压时除外。5.根据申请专利范围第4项之模型中所用之方法,其中对选择用于理想电压源极之値之应用,将设定所须之浮体电压,且其中首先藉由考量装置之最终电压及温度计算静态浮体电压,且在该静电浮体电压为电压之步骤中,在长时间后浮体会自然沉降且没有开关活性。6.根据申请专利范围第5项之模型中所用之方法,其中由该基准静态电压,对该电压变化上之限制经发现系以可能之不同类型开关活性为准。7.根据申请专利范围第6项之模型中所用之方法,其中该静态浮体电压之限制系藉由增加该装置之闸极电压而发现,同时使汲极及源极维持电压恒定将对浮体电压产生影响。8.根据申请专利范围第6项之模型中所用之方法,其中系考量不同之开关类型,且考量所有开关类型后,可提供在静态浮体电压附近之可能电压范围。9.根据申请专利范围第5项之模型中所用之方法,包含提供浮体电压之补偿当作最佳状况/最差状况测定之部份之步骤。10.根据申请专利范围第5项之模型中所用之方法,包含藉由重设定各延迟测量前之电压,在模拟中之任何所需时间下重设定该浮体电压之步骤。11.根据申请专利范围第1项之方法,其中该方法系编译成以SOI为主之FET所用之设计软体。12.根据申请专利范围第1项之方法,其中藉由分析何部分之电路可为AC平衡,同时藉由检测电路元件之最终讯号决定所分析之电路元件之归类执行装置之拓朴分析,在模拟期间任何时间点,将浮体电压设定至任何所须之値。13.根据申请专利范围第12项之方法,其中该拓朴分析系针对闸极元件,且在分析中系依据该闸极元件是否与周期性讯号相连接而进行测定。14.根据申请专利范围第13项之方法,其中若该闸极元件系经决定以在拓朴分析过程中反覆开关,则确定闸极为AC平衡。15.根据申请专利范围第12项之方法,其中该拓朴分析系针对汲极元件,且分析中系依据汲极元件是否与周期性讯号相连接而进行。16.根据申请专利范围第15项之方法,其中若汲极元件经测定在拓朴分析过程中为周期开关,汲极元件经测定为AC平衡。17.根据申请专利范围第12项之方法,其中该拓朴学分析包含试验许多电路元件,且在分析中系依据该元件是否与周期性讯号相连测定,且若经测定并没有与周期性讯号相连,则无法对分析电路元件归属进行分类。18.根据申请专利范围第12项之方法,其中该拓朴学分析包含试验许多线路元件,且在分析中系依据该元件是否与周期性讯号相连测定,且若该元件之一与周期性讯号相连,但其他并没有与周期性讯号相连,则依据分析元件在混合分类之电路元件中归属何类而定而进行测定。图式简单说明:图1说明所指浮体之意及电流浮体电压为浮体B点(内浮体结点)处之电流浮体电压。图2说明图1揭示之改良。
地址 美国